-
公开(公告)号：CN119521737A
公开(公告)日：2025-02-25
申请号：CN202411532103.2
申请日：2024-10-30
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及半导体领域，提供一种延伸漏极MOS器件及制造方法、芯片。所述延伸漏极MOS器件包括：衬底、P型阱区、N型深阱区、浅槽隔离区、源区、漏区及栅极，浅槽隔离区包括第一浅槽隔离区、第二浅槽隔离区以及第三浅槽隔离区，第一浅槽隔离区位于栅极与漏区之间，第二浅槽隔离区位于漏区与衬底接口之间，第三浅槽隔离区位于源区与衬底接口之间；N型深阱区包括多个相互分离的子区段，多个子区段中的一个子区段与漏区纵向相接，多个子区段中的其它子区段与第一浅槽隔离区纵向相接。本发明将浅槽隔离区下方的分段的N型深阱区作为漂移区结构，提升了器件的击穿电压和安全工作区，该器件的制造方法与CMOS工艺完全兼容，降低了制造成本。
-
公开(公告)号：CN118692986A
公开(公告)日：2024-09-24
申请号：CN202411180660.2
申请日：2024-08-27
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
IPC: H01L21/768 , H01L23/538 , C23C16/52
Abstract: 本发明涉及半导体技术领域，提供一种隔离芯片层间介质层的制造方法及隔离芯片。所述方法包括：采用脉冲式的等离子增强化学气相淀积方法，在金属层上生长低K介质材料形成第一层薄介质层；采用连续式的等离子增强化学气相淀积方法，采用高频与低频交替的射频频率，在第一层薄介质层表面生长低K介质材料形成第二层厚介质层；采用脉冲式的等离子增强化学气相淀积方法，在第二层厚介质层表面生长低K介质材料形成第三层薄介质层；第一层薄介质层、第二层厚介质层及第三层薄介质层构成隔离芯片层间介质层。本发明采用脉冲式沉积和连续性沉积的方式交替生长低K介质膜，克服了现有技术中隔离芯片层间介质层粘附性较差、应力过大的缺陷。
-
公开(公告)号：CN118016652B
公开(公告)日：2024-08-23
申请号：CN202410413710.0
申请日：2024-04-08
Applicant: 北京智芯微电子科技有限公司 , 国网辽宁省电力有限公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明涉及半导体领域，提供一种MIM电容的制造方法及MIM电容。所述方法包括：在第一温度环境下在硅基底上沉积下极板，在第二温度环境下进行真空退火处理；在下极板的表面形成电介质层；在电介质层的表面沉积上极板，在第三温度的氮气氛围中进行退火处理；在上极板的表面沉积第一抗反射层，并进行刻蚀，定义出上极板的图形；在刻蚀后的第一抗反射层、上极板及电介质层的表面沉积一层高介电常数的耐压材料形成耐压层，以填充刻蚀过程中因负载效应导致电介质层产生的凹陷；在耐压层的表面沉积第二抗反射层，并进行刻蚀，定义出下极板的图形。本发明提高了MIM电容的TDDB寿命。
-
公开(公告)号：CN117556777B
公开(公告)日：2024-05-28
申请号：CN202410048392.2
申请日：2024-01-12
Applicant: 北京智芯微电子科技有限公司
IPC: G06F30/392 , G06T17/00 , G06F30/3308
Abstract: 本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质，属于半导体技术领域。该方法包括：获取芯片的平面版图，并获取芯片流片的层级信息和光罩信息；基于层级信息和光罩信息，确定平面版图中芯片各层对应的层级几何参数；基于层级信息和光罩信息，进行逻辑运算，得到芯片的轻掺杂漏结构的层级几何参数；基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数，进行三维建模，得到芯片的三维结构模型，三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型，完整、准确地展示芯片的几何结构，保证模型中器件电学性能及可靠性的准确性，有助于提升芯片仿真精度。
-
公开(公告)号：CN117852462A
公开(公告)日：2024-04-09
申请号：CN202311550020.1
申请日：2023-11-20
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: G06F30/367 , G06F119/02 , G06F119/04 , G06F111/08 , G06F111/10 , G06F119/14 , G06F119/08
Abstract: 本申请公开可靠性仿真方法、可靠性仿真装置、仿真设备及非易失性计算机可读存储介质。方法包括获取电磁干扰信号的周期性干扰信号；对获取的电磁干扰信号周期性干扰信号进行高斯混合模拟，以获取高斯混合干扰信号时域函数；根据高斯混合干扰信号时域函数和预设加速因子模型，将周期性干扰信号转换为矩形脉冲信号，预设加速因子模型为正常工况下的预期失效时间和具有预设加速应力条件下的真实失效时间的比值，预设加速因子模型满足退化一致性条件；及将矩形脉冲信号作为输入边界条件，输入到预设的仿真软件仿真预设次数，以输出待仿真晶体管的退化率，退化率配置为表征待仿真晶体管的可靠性。如此，仿真结果可准确地反应待仿真晶体管的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN117542879B
公开(公告)日：2024-04-02
申请号：CN202410029498.8
申请日：2024-01-09
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体领域。晶体管包括：衬底、体区、漂移区、源极、漏极、栅极和场板，场板形成于衬底内，场板形成区域包括碗状凹槽和倒梯形凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，以及倒梯形凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域和倒梯形填充区域，氧化填充层填充于碗状填充区域和倒梯形填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的横向双扩散场效应晶体管，能够在提升击穿电压的同时降低晶体管的导通电阻，优化器件的性能，提高器件可靠性寿命。
-
公开(公告)号：CN117542879A
公开(公告)日：2024-02-09
申请号：CN202410029498.8
申请日：2024-01-09
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体领域。晶体管包括：衬底、体区、漂移区、源极、漏极、栅极和场板，场板形成于衬底内，场板形成区域包括碗状凹槽和倒梯形凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，以及倒梯形凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域和倒梯形填充区域，氧化填充层填充于碗状填充区域和倒梯形填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的横向双扩散场效应晶体管，能够在提升击穿电压的同时降低晶体管的导通电阻，优化器件的性能，提高器件可靠性寿命。
-
公开(公告)号：CN117313625B
公开(公告)日：2024-02-09
申请号：CN202311605343.6
申请日：2023-11-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 北京航空航天大学
IPC: G06F30/367 , G01R31/26 , G01N33/2022 , G06F119/04
Abstract: 本发明提供一种MOS器件寿命预测方法、装置和电子设备，属于半导体器件技术领域。方法包括：基于对正常环境的MOS器件进行加速退化试验的试验结果获取关键电参数退化曲线；基于关键电参数退化曲线确定MOS器件的试验寿命；对正常环境的MOS器件进行可靠性仿真，基于仿真结果获取第一栅氧界面缺陷浓度退化曲线；基于第一栅氧界面缺陷浓度退化曲线与试验寿命，确定目标栅氧界面缺陷浓度；对电磁干扰环境的MOS器件进行可靠性仿真，基于仿真结果获取第二栅氧界面缺陷浓度退化曲线；基于第二栅氧界面缺陷浓度退化曲线与目标栅氧界面缺陷浓度，确定电磁干扰环境下MOS器件的预测寿命。本发明解决电磁干扰下MOS器件寿命难评估的缺陷。
-
公开(公告)号：CN117316931A
公开(公告)日：2023-12-29
申请号：CN202311610520.X
申请日：2023-11-29
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于基底上的下极板；设于所述下极板上的第一绝缘介质；设于所述第一绝缘介质内的金属层，其中所述金属层的边缘为平滑曲面结构，以及所述平滑曲面结构与所述金属层的配合面为切面；以及设于所述第一绝缘介质上的上极板，其中所述上极板与所述金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处（易击穿点）发生击穿导致器件失效的问题。
-
公开(公告)号：CN116930594B
公开(公告)日：2023-12-15
申请号：CN202311178015.2
申请日：2023-09-13
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明提供一种半导体器件原位微区电流分布检测方法及系统，属于半导体器件检测领域，该方法包括：搭建NV色心检测平台；对半导体器件检测样品施加电流，使其导通；利用NV色心检测平台检测半导体器件检测样品正面的磁场强度；利用傅里叶变换、毕奥‑萨伐尔定律、电流密度连续性方程和半导体器件检测样品正面的磁场强度计算半导体器件检测样品正面的原位微区电流密度，以确定半导体器件原位微区电流分布。通过本发明提供的方法，能够探测半导体器件的磁场信号，从而反演获得半导体器件内部微区电流信息，实现半导体器件原位微区电流分布检测，获得半导体器件中载流子实际的输运过程，指导半导体器件设计。
-
-
-
-
-
-
-
-
-
Search Results
136
records
(took 0.038 seconds)
