-
公开(公告)号：CN120035179A
公开(公告)日：2025-05-23
申请号：CN202510341315.0
申请日：2025-03-21
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及半导体技术领域，提供一种LDMOSFET结构的ESD器件及制造方法、芯片。该器件包括：衬底、体区、漂移区、源区、漏区及栅极结构，体区及漂移区形成于衬底中，源区连接源极金属层，漏区连接漏极金属层，栅极结构包括栅氧化层、多晶硅栅极、多晶硅电阻以及金属硅化物层，多晶硅栅极及多晶硅电阻形成于栅氧化层的表面，金属硅化物层形成于多晶硅栅极的表面，多晶硅栅极通过金属硅化物层与多晶硅电阻形成导电通道；多晶硅栅极的侧端设有氮化硅侧墙，氮化硅侧墙与漏极金属层相接，多晶硅栅极、氮化硅侧墙及漏极金属层构成电容结构。本发明为等效于RC型ESD保护电路的高压ESD器件，缩小了ESD器件的面积。
-
公开(公告)号：CN115356606B
公开(公告)日：2025-04-29
申请号：CN202210929159.6
申请日：2022-08-03
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
Abstract: 本公开涉及电力技术领域，具体涉及一种隔离器件耐压测试的装置、制造方法及耐压测试的方法，所述装置包括：一对夹具、PCB板、金属和底座；所述一对夹具固定于所述底座上；每个夹具包括上夹板和下夹板，所述下夹板上设置所述PCB板，所述PCB板上设置所述金属；其中，当隔离器的两侧端子分别接触所述金属短接时，所述隔离器与所述底座之间为空气隔开。本公开提供的装置，隔离器与底座之间由空气隔开，利用空气绝缘性较好的原理，可以大大提高隔离器耐压测试的上限，防止在隔离器测试过程当中，因测试工装自身耐压不足产生闪络、火花等击穿现象，从而可以在较高的测试电压下测试隔离器，能够更加全面的评估隔离器的性能指标。
-
公开(公告)号：CN119883453A
公开(公告)日：2025-04-25
申请号：CN202411717521.9
申请日：2024-11-27
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司营销服务中心 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本发明提供一种模型训练过程的可视化系统、方法及装置，属于模型训练技术领域。所述模型训练过程的可视化系统包括：数据选择模块、模型训练模块和训练监测模块；所述数据选择模块用于获取模型训练所需参数，并响应于模型训练指令，调用所述模型训练模块；所述模型训练模块用于根据所述模型训练所需参数，对预置的初始模型进行训练，得到实时训练数据，并将所述实时训练数据发送至所述训练监测模块；所述训练监测模块用于基于所述实时训练数据，绘制学习曲线，并将所述学习曲线进行实时显示。通过时时显示模型的学习曲线，实现建模及训练过程的可视化，以便于用户时时获知训练情况。
-
公开(公告)号：CN119742300A
公开(公告)日：2025-04-01
申请号：CN202411772744.5
申请日：2024-12-04
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
IPC: H01L23/544 , H01L21/66
Abstract: 本发明涉及半导体技术领域，提供一种电阻测试结构及电阻测试方法。所述电阻测试结构包括位于半导体衬底上的测试电阻，所述测试电阻包括第一端部区、第二端部区以及位于第一端部区与第二端部区之间的中部区；第一端部区连接第一端部引线结构，第二端部区连接第二端部引线结构，中部区连接至少一组中部引线结构，中部引线结构与第一端部引线结构和第二端部引线结构将测试电阻分隔为多个量测子区域。在量测过程中，通过单独量测各个量测子区域的量测电阻值以及测试电阻的整体量测电阻值，从而计算出冗余量测电阻值，将整体量测电阻值与冗余量测电阻值的差值作为测试电阻真实的量测电阻值，提升对测试电阻的阻值量测的准确性。
-
公开(公告)号：CN119545855A
公开(公告)日：2025-02-28
申请号：CN202411404024.3
申请日：2024-10-09
Applicant: 北京智芯微电子科技有限公司
Abstract: 本申请公开了一种非对称型混合多栅半导体器件及其制作方法、芯片，属于半导体技术领域。所述非对称型混合多栅半导体器件包括：衬底，包括第一高压阱区，第一高压阱区中设有沿目标方向依次连接的漏极区、第一漂移区和第二漂移区，第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度；第二漂移区中的阱区中设有沿目标方向相间隔的第一源极区和第二源极区，第一源极区靠近第一漂移区一侧的阱区构成第一沟道区，第二源极区底部的阱区构成第二沟道区；第一栅极结构，覆盖第一沟道区；第二栅极结构，位于第一高压阱区内，且覆盖第二沟道区。本申请能够在提高器件的过电流能力的同时，维持了较小的器件面积，保证了器件集成度。
-
Patent Agency Ranking
公开(公告)号：CN119521738A
公开(公告)日：2025-02-25
申请号：CN202411532104.7
申请日：2024-10-30
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及半导体领域，提供一种延伸漏极MOS器件及制造方法、芯片。所述延伸漏极MOS器件包括：衬底、P型阱区、N型深阱区、浅槽隔离区、源区、漏区及栅极，浅槽隔离区包括第一浅槽隔离区、第二浅槽隔离区以及第三浅槽隔离区，第一浅槽隔离区位于栅极与漏区之间，第二浅槽隔离区位于漏区与衬底接口之间，第三浅槽隔离区位于源区与衬底接口之间；N型深阱区位于第一浅槽隔离区及漏区的下方，N型深阱区内设有第二P型阱区，第二P型阱区与第一浅槽隔离区纵向相接。本发明将内部有P型阱区的N型深阱区作为漂移区结构，提升了器件的击穿电压和安全工作区，该器件的制造方法与CMOS工艺完全兼容，降低了制造成本。
-
公开(公告)号：CN119486143A
公开(公告)日：2025-02-18
申请号：CN202411653732.0
申请日：2024-11-19
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
Abstract: 本公开涉及半导体技术领域，具体涉及公开了一种SONOS闪存器件、制备方法、芯片和电子设备，该制备方法包括：在硅衬底上制备隧穿氧化层；在所述隧穿氧化层上制备底部氮化硅层；对所述底部氮化硅层进行离子轰击处理；对离子轰击处理后的底部氮化硅层进行等离子体钝化处理；在所述底部氮化硅层的上方制备阻挡氧化层；在所述阻挡氧化层上制备多晶硅栅极。该技术方案可以同时提高SONOS闪存器件的存储窗口和可靠性，主要用于制备SONOS闪存器件。
-
公开(公告)号：CN117852462B
公开(公告)日：2025-02-18
申请号：CN202311550020.1
申请日：2023-11-20
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: G06F30/367 , G06F119/02 , G06F119/04 , G06F111/08 , G06F111/10 , G06F119/14 , G06F119/08
Abstract: 本申请公开可靠性仿真方法、可靠性仿真装置、仿真设备及非易失性计算机可读存储介质。方法包括获取电磁干扰信号的周期性干扰信号；对获取的电磁干扰信号周期性干扰信号进行高斯混合模拟，以获取高斯混合干扰信号时域函数；根据高斯混合干扰信号时域函数和预设加速因子模型，将周期性干扰信号转换为矩形脉冲信号，预设加速因子模型为正常工况下的预期失效时间和具有预设加速应力条件下的真实失效时间的比值，预设加速因子模型满足退化一致性条件；及将矩形脉冲信号作为输入边界条件，输入到预设的仿真软件仿真预设次数，以输出待仿真晶体管的退化率，退化率配置为表征待仿真晶体管的可靠性。如此，仿真结果可准确地反映待仿真晶体管的可靠性。
-
公开(公告)号：CN119416727A
公开(公告)日：2025-02-11
申请号：CN202411467829.2
申请日：2024-10-21
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
IPC: G06F30/392 , G06T7/13 , G06T5/30 , G06V10/74
Abstract: 本发明提供一种电路设计版图和扫描电镜图像的配准方法及装置，属于半导体技术领域。所述电路设计版图和扫描电镜图像的配准方法包括：获取第一电路设计版图和扫描电镜图像，所述第一电路设计版图包括多个第一图形；对所述第一电路设计版图中的各个第一图形进行图像处理，生成各个第一图形对应的扫描电镜模拟图形，以得到模拟电镜图像；将所述模拟电镜图像与所述扫描电镜图像进行配准，得到匹配结果。扫描电镜模拟扫描图形与扫描电镜图像中扫描图形的形貌接近，从而能够高效、快速、准确地对扫描电镜图像与模拟电镜图像进行匹配，提升匹配效率和准确度。
-
公开(公告)号：CN114062740B
公开(公告)日：2025-02-07
申请号：CN202111189327.4
申请日：2021-10-12
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R1/18
Abstract: 本发明实施例提供一种用于多信号单线进入暗室的滤波装置，属于滤波技术领域。所述装置包括：金属外壳；暗室屏蔽体；所述金属外壳与所述暗室屏蔽体围合构成具有密封腔的箱体结构，所述密封腔内封装有金属沙；所述暗室屏蔽体用于接入包覆有金属屏蔽层的单芯导线并容许剥离金属屏蔽层的所述单芯导线穿过所述密封腔后进入暗室，所述单芯导线的金属屏蔽层断面与所述暗室屏蔽体接触，以通过所述暗室屏蔽体、所述金属外壳及所述金属沙构成的导电平面消耗干扰信号。本发明方案既保证了单芯导线上的各种有用信号顺利进入电波暗室，又防止了其它干扰信号进入电波暗室，满足了同一线路上多种信号进入暗室的相关要求。
-
-
-
-
-
-
-
-
-
Search Results
423
records
(took 0.044 seconds)
