公开(公告)号：CN118336653A

公开(公告)日：2024-07-12

申请号：CN202410281016.8

申请日：2024-03-12

Applicant: 北京智芯微电子科技有限公司

Inventor： 张艳玲 ,  原义栋 ,  赵天挺 ,  秦马力 ,  王宇辰 ,  侯文涛 ,  刘放 ,  冯建宇

IPC: H02H7/20 ,  H02H7/10

Abstract: 本发明涉及半导体技术领域，尤其涉及一种芯片保护电路、芯片、电子设备及芯片保护方法。该电路包括：驱动器保护电路以及接收器保护电路；其中，所述驱动器保护电路与所述芯片的驱动器的第一使能端连接；所述接收器保护电路与所述芯片的接收器的第二使能端连接；所述驱动器保护电路，用于控制所述第一使能端的电平，以对所述驱动器进行保护；所述接收器保护电路，用于控制所述第二使能端的电平，以对所述接收器进行保护。本发明能够降低成本且提高电路响应速度。

公开(公告)号：CN117033280A

公开(公告)日：2023-11-10

申请号：CN202310760957.5

申请日：2023-06-26

Applicant: 北京智芯微电子科技有限公司

Inventor： 冯建宇 ,  原义栋 ,  赵天挺 ,  杨鑫 ,  卓越 ,  刘放 ,  李艳琴 ,  张艳玲

IPC: G06F13/40 ,  G06F13/42

Abstract: 本发明实施例提供一种用于I2C总线的热插拔保护电路、接口芯片及热插拔系统，属于热插拔技术领域。该电路热插拔保护电路包括控制电路、上拉电路和切断电路，控制电路的两个输入端分别接入I2C总线和次板电源VDD，输出端连接上拉电路的第一输入端，切断电路的输入端连接VDD，输出端连接上拉电路的第二输入端，上拉电路的输出端接入I2C总线。所述控制电路被配置为在VDD先插入的情况下，在设定时间导通上拉电路，以通过上拉电路来拉高悬空的I2C总线。所述切断电路被配置为在I2C总线先插入的情况下，切断VDD与I2C总线之间的电流流入通路。本发明实施例解决了由于插入顺序和上电顺序导致的不良热插拔的缺陷，减少了软硬件负担。

公开(公告)号：CN117033280B

公开(公告)日：2025-02-14

申请号：CN202310760957.5

申请日：2023-06-26

Applicant: 北京智芯微电子科技有限公司

Inventor： 冯建宇 ,  原义栋 ,  赵天挺 ,  杨鑫 ,  卓越 ,  刘放 ,  李艳琴 ,  张艳玲

IPC: G06F13/40 ,  G06F13/42

Abstract: 本发明实施例提供一种用于I2C总线的热插拔保护电路、接口芯片及热插拔系统，属于热插拔技术领域。该电路热插拔保护电路包括控制电路、上拉电路和切断电路，控制电路的两个输入端分别接入I2C总线和次板电源VDD，输出端连接上拉电路的第一输入端，切断电路的输入端连接VDD，输出端连接上拉电路的第二输入端，上拉电路的输出端接入I2C总线。所述控制电路被配置为在VDD先插入的情况下，在设定时间导通上拉电路，以通过上拉电路来拉高悬空的I2C总线。所述切断电路被配置为在I2C总线先插入的情况下，切断VDD与I2C总线之间的电流流入通路。本发明实施例解决了由于插入顺序和上电顺序导致的不良热插拔的缺陷，减少了软硬件负担。

公开(公告)号：CN118534287A

公开(公告)日：2024-08-23

申请号：CN202410539629.7

申请日：2024-04-30

Applicant: 北京智芯微电子科技有限公司

Inventor： 张艳玲 ,  赵天挺 ,  秦马力 ,  张萌 ,  侯文涛 ,  王宇辰 ,  李志江

IPC: G01R31/28

Abstract: 本发明涉及芯片测试领域，公开一种自动化配置系统与自动化测试系统。所述配置系统包括：两个测试板，每个板配置有与多个测试项相应的多个配置单元集合，每个集合包括继电器及电阻，继电器与RS485芯片的相应引脚相连；及上位机，被配置有与多个测试项相应的多个配置项集合，每个配置项集合包括每个测试项下的两个配置项子集合，其中配置项子集合包括多个配置单元集合中的继电器在每个测试项下的工作状态，用于执行：调用与特定测试项相对应的两个特定配置项子集合；根据两个特定配置项子集合分别控制对应于两个测试板上的继电器动作，以分别将多个配置单元集合中的与特定测试项适配的多个电阻与相应引脚相连，从而实现RS485芯片测试的自动化配置与测试。

公开(公告)号：CN117647718A

公开(公告)日：2024-03-05

申请号：CN202311514634.4

申请日：2023-11-14

Applicant: 北京智芯微电子科技有限公司

Inventor： 秦马力 ,  原义栋 ,  赵天挺 ,  王海 ,  王宇辰 ,  侯文涛 ,  张艳玲 ,  刘放 ,  李志江

IPC: G01R31/28

Abstract: 本发明涉及芯片测试领域，尤其涉及一种芯片共模干扰测试电路及方法。该电路包括：AC/DC转换电路、隔离高压电源模块电路、驱动电路以及串联MOSFET；其中，AC/DC转换电路的输出端分别与所述待测试芯片的电源端和隔离高压电源模块电路的输入端连接，AC/DC转换电路的输出端还与所述驱动电路连接，隔离高压电源模块电路的参考地和待测试芯片的第一参考地连接，隔离高压电源模块电路的输出与串联MOSFET的第一漏极连接，驱动电路的输出与反向串联MOSFET的栅极连接，所述驱动电路的参考地与反向串联MOSFET的源极连接，反向串联MOSFET的第二漏极与待测试芯片的第二参考地连接。本发明能够提高测试效率并且提高测试准确性以及可重复性。