一种新型并串转换电路
    1.
    发明授权

    公开(公告)号:CN112671414B

    公开(公告)日:2023-08-29

    申请号:CN202011543241.2

    申请日:2020-12-22

    Abstract: 本发明涉及一种新型并串转换电路,属于高速串行接口技术领域,包括数据预处理电路、数据合成电路和驱动器电路,数据预处理电路发送经过预处理的N位数据Qn 、Qn 、...、Qn 、Qn 给数据合成电路,并利用第N位经过预处理的数据的反向数据QnN 与输入的N位并行数据Sn 、Sn 、...、Sn 、Sn 做异或逻辑以及同或逻辑运算。本发明通过数据预处理电路以及驱动器电路代替了传统的并串转换方式,解决了在并串转换中面临的沟道电荷注入、时钟馈通及多相位时钟的问题。

    一种带有失调校正功能的高速比较器

    公开(公告)号:CN105049043B

    公开(公告)日:2018-05-08

    申请号:CN201510373585.6

    申请日:2015-06-30

    Abstract: 本发明提供一种带有失调校正功能的高速比较器,包括比较模块、失调校正模块和时钟模块;其中,比较模块用于完成输入信号的比较功能;校正模块以注入电流的方式消除高速比较器的失调电压;失调校正模块在高速比较器正常转换前进行校正;校正开始后,逐次逼近逻辑控制电流源阵列根据比较器的输出结果,向预放大锁存级注入电流,降低比较器的失调;校正完成后,高速比较器进入正常工作模式;时钟模块分为比较模块时钟电路和校正模块时钟电路,前者用于生成控制比较模块各级的时钟信号,后者用于生成控制校正模块的时钟信号。本发明只需要两相时钟,降低了时序复杂度,能达到更高的工作频率,在同等工作频率下具有更低的功耗。

    一种驱动器输出摆幅、共模电压控制电路及控制方法

    公开(公告)号:CN114172506B

    公开(公告)日:2023-10-03

    申请号:CN202111449288.7

    申请日:2021-11-30

    Abstract: 本发明提供了一种驱动器输出摆幅、共模电压控制电路及控制方法,包括输出共模电压控制电路、输出电压摆幅控制电路及驱动器电路;输出共模电压控制电路对驱动器的输出共模电压进行控制;输出电压摆幅控制电路对驱动器的输出电压摆幅进行控制;驱动器电路根据输出共模电压控制信号、输出电压摆幅控制信号对输出共模电压和输出电压摆幅进行调整。本发明避免了传统驱动器结构存在的输出共模电压和输出电压摆幅存在耦合关系的问题,使驱动器的输出共模电压和输出电压摆幅可以被控制并调整;在输出摆幅一定的情况下共模电压可以被调整以提升电路的性能,在输出共模电压一定的情况下输出摆幅可以被调整以更好的配合去加重功能使用、改善输出信号的质量。

    一种多路时域交织数据转换器的前台时间误差校正电路

    公开(公告)号:CN112564703B

    公开(公告)日:2023-08-29

    申请号:CN202011529532.6

    申请日:2020-12-22

    Abstract: 本发明公开了一种多路时域交织数据转换器的前台时间误差校正电路,降采样通道数据抽取电路可将信号传输数据降低至通道采样速率,抽取数据通过过零点检测电路判断每相邻通道转换数据之间是否存在过零点,预归一电路可去掉通道间的非差异部分,留下通道间差异信息作为通道间时间误差信息。误差信息经累加器和步长调节电路收敛至通道时间误差值后经泰勒一阶展开校正电路对含有通道时间误差的原始转换信号进行校正。且本结构增加了均方差检测电路,以判断电路是否收敛到可靠精度。本发明采用过零点统计技术,且可根据实际情况调节步长参数,平衡收敛时间和收敛精度,增加校正系统灵活性,实现了多通道时域交织转换器通道时间误差校正。

    一种占空比稳定和低抖动时钟电路

    公开(公告)号:CN108199699B

    公开(公告)日:2022-01-11

    申请号:CN201711346925.1

    申请日:2017-12-15

    Abstract: 本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟;下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致;上升沿触发电路可以根据输入时钟的占空比检测结果,以输出时钟下降沿为基准,调节输出时钟上升沿位置,使输出时钟的占空比最终稳定到50%;电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟,产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。

    一种占空比稳定和低抖动时钟电路

    公开(公告)号:CN108199699A

    公开(公告)日:2018-06-22

    申请号:CN201711346925.1

    申请日:2017-12-15

    Abstract: 本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟;下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致;上升沿触发电路可以根据输入时钟的占空比检测结果,以输出时钟下降沿为基准,调节输出时钟上升沿位置,使输出时钟的占空比最终稳定到50%;电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟,产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。

    一种超高速低抖动多相位时钟电路

    公开(公告)号:CN106849942A

    公开(公告)日:2017-06-13

    申请号:CN201611245726.7

    申请日:2016-12-29

    Abstract: 本发明公开了一种超高速低抖动多相位时钟电路。该电路包括输入时钟恢复与占空比调整模块、鉴相器模块、电荷泵及环路滤波器模块、可变延时线模块、时钟偏移误差校准模块、分频模块,鉴相器模块检测参考时钟和反馈时钟间的相位关系,并相应输出“UP”或“Down”脉冲电平到电荷泵,电荷泵和环路滤波器把鉴相器输出的脉冲转化为低频直流控制电平,控制延时链的延时量,用来调整两时钟间的相位差。当两时钟达到同步时,鉴相器输出锁定信号。可变延时线由多个相同的子延时单元串行接在一起组成,可以得到多相位时钟。时钟偏移误差校准模块采用多相位时钟信号匹配校准技术来降低时钟偏移误差。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。

    一种带有失调校正功能的高速比较器

    公开(公告)号:CN105049043A

    公开(公告)日:2015-11-11

    申请号:CN201510373585.6

    申请日:2015-06-30

    Abstract: 本发明提供一种带有失调校正功能的高速比较器,包括比较模块、失调校正模块和时钟模块;其中,比较模块用于完成输入信号的比较功能;校正模块以注入电流的方式消除高速比较器的失调电压;失调校正模块在高速比较器正常转换前进行校正;校正开始后,逐次逼近逻辑控制电流源阵列根据比较器的输出结果,向预放大锁存级注入电流,降低比较器的失调;校正完成后,高速比较器进入正常工作模式;时钟模块分为比较模块时钟电路和校正模块时钟电路,前者用于生成控制比较模块各级的时钟信号,后者用于生成控制校正模块的时钟信号。本发明只需要两相时钟,降低了时序复杂度,能达到更高的工作频率,在同等工作频率下具有更低的功耗。

Patent Agency Ranking