-
公开(公告)号：CN109639272B
公开(公告)日：2023-06-09
申请号：CN201811533513.3
申请日：2018-12-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种自适应宽带锁相环电路，包括自适应驱动器、第一电压‑电流转换器、电荷泵、环路滤波器、自适应驱动器，将锁相环输出时钟与参考时钟的相位差累积，得到粗调控制电压，并将粗调控制电压输出至第一电压‑电流转换器；第一电压‑电流转换器，将粗调控制电压转换成粗调控制电流；电荷泵，采用粗调控制电流的镜像电流作为电流源，根据输出时钟相比输入参考时钟的超前相位差信号“UP”和滞后相位差信号“DOWN”，把电荷泵入到环路滤波器或者将电荷从环路滤波器泵出，输出压控振荡器的控制电压信号VCTRL。本发明锁相环电路拓宽了锁相环的输出频率范围，缩短了捕获时间，可应用于高速模数转换器的时钟电路和高速串行接口电路。
-
Patent Agency Ranking
公开(公告)号：CN108199699B
公开(公告)日：2022-01-11
申请号：CN201711346925.1
申请日：2017-12-15
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟；下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致；上升沿触发电路可以根据输入时钟的占空比检测结果，以输出时钟下降沿为基准，调节输出时钟上升沿位置，使输出时钟的占空比最终稳定到50％；电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟，产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。
-
公开(公告)号：CN108199699A
公开(公告)日：2018-06-22
申请号：CN201711346925.1
申请日：2017-12-15
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟；下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致；上升沿触发电路可以根据输入时钟的占空比检测结果，以输出时钟下降沿为基准，调节输出时钟上升沿位置，使输出时钟的占空比最终稳定到50％；电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟，产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。
-
公开(公告)号：CN106849942A
公开(公告)日：2017-06-13
申请号：CN201611245726.7
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种超高速低抖动多相位时钟电路。该电路包括输入时钟恢复与占空比调整模块、鉴相器模块、电荷泵及环路滤波器模块、可变延时线模块、时钟偏移误差校准模块、分频模块，鉴相器模块检测参考时钟和反馈时钟间的相位关系，并相应输出“UP”或“Down”脉冲电平到电荷泵，电荷泵和环路滤波器把鉴相器输出的脉冲转化为低频直流控制电平，控制延时链的延时量，用来调整两时钟间的相位差。当两时钟达到同步时，鉴相器输出锁定信号。可变延时线由多个相同的子延时单元串行接在一起组成，可以得到多相位时钟。时钟偏移误差校准模块采用多相位时钟信号匹配校准技术来降低时钟偏移误差。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。
-
公开(公告)号：CN106849942B
公开(公告)日：2020-10-16
申请号：CN201611245726.7
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种超高速低抖动多相位时钟电路。该电路包括输入时钟恢复与占空比调整模块、鉴相器模块、电荷泵及环路滤波器模块、可变延时线模块、时钟偏移误差校准模块、分频模块，鉴相器模块检测参考时钟和反馈时钟间的相位关系，并相应输出“UP”或“Down”脉冲电平到电荷泵，电荷泵和环路滤波器把鉴相器输出的脉冲转化为低频直流控制电平，控制延时链的延时量，用来调整两时钟间的相位差。当两时钟达到同步时，鉴相器输出锁定信号。可变延时线由多个相同的子延时单元串行接在一起组成，可以得到多相位时钟。时钟偏移误差校准模块采用多相位时钟信号匹配校准技术来降低时钟偏移误差。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。
-
公开(公告)号：CN109639272A
公开(公告)日：2019-04-16
申请号：CN201811533513.3
申请日：2018-12-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种自适应宽带锁相环电路，包括自适应驱动器、第一电压‑电流转换器、电荷泵、环路滤波器、自适应驱动器，将锁相环输出时钟与参考时钟的相位差累积，得到粗调控制电压，并将粗调控制电压输出至第一电压‑电流转换器；第一电压‑电流转换器，将粗调控制电压转换成粗调控制电流；电荷泵，采用粗调控制电流的镜像电流作为电流源，根据输出时钟相比输入参考时钟的超前相位差信号“UP”和滞后相位差信号“DOWN”，把电荷泵入到环路滤波器或者将电荷从环路滤波器泵出，输出压控振荡器的控制电压信号VCTRL。本发明锁相环电路拓宽了锁相环的输出频率范围，缩短了捕获时间，可应用于高速模数转换器的时钟电路和高速串行接口电路。
-
-
-
-
-
Search Results
6
records
(took 0.08 seconds)
