公开(公告)号：CN105049043A

公开(公告)日：2015-11-11

申请号：CN201510373585.6

申请日：2015-06-30

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 赵元富 ,  王宗民 ,  张铁良 ,  杨松 ,  文治平 ,  曹沛 ,  李国峰

IPC: H03M1/10

Abstract: 本发明提供一种带有失调校正功能的高速比较器，包括比较模块、失调校正模块和时钟模块；其中，比较模块用于完成输入信号的比较功能；校正模块以注入电流的方式消除高速比较器的失调电压；失调校正模块在高速比较器正常转换前进行校正；校正开始后，逐次逼近逻辑控制电流源阵列根据比较器的输出结果，向预放大锁存级注入电流，降低比较器的失调；校正完成后，高速比较器进入正常工作模式；时钟模块分为比较模块时钟电路和校正模块时钟电路，前者用于生成控制比较模块各级的时钟信号，后者用于生成控制校正模块的时钟信号。本发明只需要两相时钟，降低了时序复杂度，能达到更高的工作频率，在同等工作频率下具有更低的功耗。

公开(公告)号：CN105049043B

公开(公告)日：2018-05-08

申请号：CN201510373585.6

申请日：2015-06-30

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 赵元富 ,  王宗民 ,  张铁良 ,  杨松 ,  文治平 ,  曹沛 ,  李国峰

IPC: H03M1/10

Abstract: 本发明提供一种带有失调校正功能的高速比较器，包括比较模块、失调校正模块和时钟模块；其中，比较模块用于完成输入信号的比较功能；校正模块以注入电流的方式消除高速比较器的失调电压；失调校正模块在高速比较器正常转换前进行校正；校正开始后，逐次逼近逻辑控制电流源阵列根据比较器的输出结果，向预放大锁存级注入电流，降低比较器的失调；校正完成后，高速比较器进入正常工作模式；时钟模块分为比较模块时钟电路和校正模块时钟电路，前者用于生成控制比较模块各级的时钟信号，后者用于生成控制校正模块的时钟信号。本发明只需要两相时钟，降低了时序复杂度，能达到更高的工作频率，在同等工作频率下具有更低的功耗。