宇航高可靠高速互联芯粒
    2.
    发明公开

    公开(公告)号:CN117785783A

    公开(公告)日:2024-03-29

    申请号:CN202311597700.9

    申请日:2023-11-27

    Abstract: 宇航高可靠高速互联芯粒,包括:功能芯粒互联接口、外部互联接口(MAC、SRIO、PCIe、CXL、SpaceWire)、协议转换电路、数据交换模块、时钟管理模块、存储接口、调试IO接口、主控制器模块等。所述功能芯粒互联接口兼容缓存一致性总线(CXL、PCIe等),包括D2D接口控制器和D2D接口PHY。D2D接口控制器引入了RS‑SPC级联编码的方式,充分利用信道软信息,先通过电平阈值锁定突发错误区域,再通过SPC码校验及电平比较来确定随机错误并生成多个测试向量,以纠正单粒子翻转效应引起的随机错误和突发错误,保证芯粒间高速数据传输的可靠性。D2D接口PHY采用单端并行传输技术。所述互联芯粒可用于芯粒互联、数据交换,支持快速组建集成芯片产品,实现异质异构芯粒集成。

    一种数模混合微系统ADC单元动态参数测试系统

    公开(公告)号:CN108768394B

    公开(公告)日:2022-01-11

    申请号:CN201711458673.1

    申请日:2017-12-28

    Abstract: 一种数模混合微系统ADC单元动态参数测试系统,包括上位机和测试板;上位机负责测试结果显示及存储;测试板包括信号发生模块、信号调理模块、时钟产生模块、微系统ADC单元以及微系统FPGA单元;测试板负责产生微系统ADC单元输入信号和采样时钟,并完成ADC单元输出数据采集、存储及处理,最终得到微系统ADC单元主要动态性能参数。本发明充分利用微系统内部集成的FPGA单元高速数据处理能力,通过微系统FPGA单元对微系统ADC单元采样输出数据进行采集、存储及处理,减少额外数据传输的开销以及信号间的干扰,系统可以对数模混合微系统ADC单元动态参数进行可靠准确的测试。

    一种基于边界扫描结构的FPGA在线测试仪及测试方法

    公开(公告)号:CN104569794B

    公开(公告)日:2017-08-25

    申请号:CN201410854125.0

    申请日:2014-12-31

    Abstract: 本发明公开了一种基于边界扫描结构的FPGA在线测试仪及测试方法,该测试仪包括上位机和下位机两部分,其中上位机包括上位机软件、接口驱动程序、测试向量集,下位机包括USB接口模块、存储器读写模块、协议处理模块。通过下位机JTAG接口对FPGA进行回读操作,确定待测FPGA型号、JTAG链路结构,上位机根据型号选取相应的测试向量,并通过下位机JTAG接口配置待测FPGA,配置成功后,再通过FPGA的边界扫描链施加测试激励以及回传测试响应,由上位机判断回传的测试响应是否与测试向量中的正确结果一致,从而确定待测FPGA是否存在故障。本发明对于电子装置上FPGA的维护、检测、维修具有极其重要的意义。

    混合信号处理微系统模拟开关和ADC单元的测试系统及方法

    公开(公告)号:CN119916173A

    公开(公告)日:2025-05-02

    申请号:CN202411882864.0

    申请日:2024-12-19

    Abstract: 混合信号处理微系统模拟开关和ADC单元的测试系统及方法,属于集成电路测试领域;包括上位机和测试板;测试板包括电源模块、测试信号源模块、显示模块、微系统辅助电路、外置存储模块和混合信号处理微系统;混合信号处理微系统包括模拟开关、ADC单元、存储单元和FPGA单元。模拟开关控制ADC单元接收模拟信号的通道;ADC单元采集测试信号源模块产生的模拟信号并将其转换为数字信号;FPGA单元对模拟开关和ADC单元进行控制,读取ADC单元状态信息并采集和处理其输出的数字信号;存储单元存储FPGA配置程序;外置存储模块存储测试数据;显示模块显示测试状态信息;上位机控制测试流程,读取和处理外置存储模块中的数据,得到ADC单元和模拟开关的性能参数。

    基于通用IO加载SPARC架构SoC的方法及系统

    公开(公告)号:CN119357108A

    公开(公告)日:2025-01-24

    申请号:CN202411391855.1

    申请日:2024-10-08

    Abstract: 本发明属于通信技术领域,具体涉及了一种基于通用IO加载SPARC架构SoC的方法及系统,旨在解决现有的引导方法存在着为非易失存储器加载,更换程序较为繁琐,且具有风险项的问题。本发明包括:对ELF文件进行解析,得到加载代码段数据字节数组的集合;将每个32数组均拆分为M位数据,每个M位数据均增加DSU写数据包头、写入地址,形成M位数组;对每个M位数组中每个数据按照比特位进行解析得到码流数据;每M位数据均增加比特起始位和比特停止位;通用IO的驱动程序将码流数据以数字波形的形式输出至DSU接口。本发明通用IO模拟串口与SPARC DSU单元进行通信增加机台调试的效率。

Patent Agency Ranking