公开(公告)号：CN119916173A

公开(公告)日：2025-05-02

申请号：CN202411882864.0

申请日：2024-12-19

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 王高原 ,  冯长磊 ,  武昊男 ,  吴伟 ,  冯国兵

IPC: G01R31/28

Abstract: 混合信号处理微系统模拟开关和ADC单元的测试系统及方法，属于集成电路测试领域；包括上位机和测试板；测试板包括电源模块、测试信号源模块、显示模块、微系统辅助电路、外置存储模块和混合信号处理微系统；混合信号处理微系统包括模拟开关、ADC单元、存储单元和FPGA单元。模拟开关控制ADC单元接收模拟信号的通道；ADC单元采集测试信号源模块产生的模拟信号并将其转换为数字信号；FPGA单元对模拟开关和ADC单元进行控制，读取ADC单元状态信息并采集和处理其输出的数字信号；存储单元存储FPGA配置程序；外置存储模块存储测试数据；显示模块显示测试状态信息；上位机控制测试流程，读取和处理外置存储模块中的数据，得到ADC单元和模拟开关的性能参数。

公开(公告)号：CN118585480A

公开(公告)日：2024-09-03

申请号：CN202410632741.5

申请日：2024-05-21

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 冯长磊 ,  郑博轩 ,  王蕊 ,  王志锐 ,  肖汉 ,  周锐 ,  倪枫 ,  张拓 ,  吴伟 ,  武昊男 ,  张海奇

IPC: G06F15/163 ,  G06F13/16 ,  G06F13/28 ,  G01S7/41 ,  G01S13/90

Abstract: 本发明提供了一种高效能视频SAR处理微系统及其并行实现方法，图像数据在双通道DDR3和DSP之间交互完成数据的成像处理，DDR3存储器分为两个缓冲区；DSP的每个内核均在DSP的内部缓存设有四个大小相同的缓冲条，四个缓冲条形成两组Ping‑Pong结构，每组Ping‑Pong结构分别对接一个缓冲区，通过EDMA方式完成在缓冲区的顺序取数和数据转置存储，每组中的两个缓冲条交替完成数据传输；DDR3存储器的两个缓冲区内图像数据均分为若干行，每行数据大小与缓冲条大小相同，相邻两行数据以Ping‑Pong形式分别进行数据传输，并在内核进行数据处理，将前一个内核所产生的EDMA数据传输完成标志位作为后一个内核数据传输的触发信号，各个内核依次进行数据传输，并行完成数据处理，优化数据传输时间。