面向FPGA木马检测的可测试性值计算方法和系统

    公开(公告)号:CN118797637A

    公开(公告)日:2024-10-18

    申请号:CN202410779262.6

    申请日:2024-06-17

    Abstract: 本发明属于硬件安全技术领域,具体涉及了一种面向FPGA木马检测的可测试性值计算方法和系统,旨在解决现有的FPGA综合网表的可测试性值获取方法无法在早期的设计阶段进行计算的问题。本发明包括:初始化FPGA综合网表的全部节点,获得初始网表;对初始网表的所有主输入I置CC0(I)=CC1(I)=1,对初始网表的所有主输出O置CO(O)=0;对设置好主输入和主输出的初始网表进行拓扑化,获得拓扑化网表;根据拓扑化网表计算拓扑化网表的拓扑次序;基于所述拓扑次序,从主输入开始依次计算各节点的可控性值;基于所述拓扑次序,基于所述可控性值从主输出开始依次计算各节点的可观测性值。本发明能够在FPGA设计的初级阶段就精确计算出网表的可测试性指标,降低了后期修改的成本与风险。

Patent Agency Ranking