公开(公告)号：CN114220794B

公开(公告)日：2022-08-26

申请号：CN202111334987.7

申请日：2021-11-11

Applicant: 北京工业大学 ,  北京微电子技术研究所

Inventor： 王立昊 ,  贾云鹏 ,  赵元富 ,  王亮 ,  李同德

IPC: H01L23/552 ,  H01L29/778

Abstract: 本发明提供一种抗单粒子辐射加固的增强型GaN功率器件，包括一个衬底(212)；一个成核层(211)；一个缓冲层(210)；一个沟道层(209)；一个第一势垒层(208)；一个钝化层(202)；一个源极(201)；一个漏极(207)；一个栅极(203)；还包括：一个与钝化层和第一势垒层相连接的第二势垒层，和一个与第二势垒层和漏极相连接的第二P型GaN层；或者一个与源极、沟道层和缓冲层相连接的隔离埋层(213)，和一个与源极、隔离埋层和缓冲层相连接的第一P型GaN层(214)。

公开(公告)号：CN114220794A

公开(公告)日：2022-03-22

申请号：CN202111334987.7

申请日：2021-11-11

Applicant: 北京工业大学 ,  北京微电子技术研究所

Inventor： 王立昊 ,  贾云鹏 ,  赵元富 ,  王亮 ,  李同德

IPC: H01L23/552 ,  H01L29/778

Abstract: 本发明提供一种抗单粒子辐射加固的增强型GaN功率器件，包括一个衬底(212)；一个成核层(211)；一个缓冲层(210)；一个沟道层(209)；一个第一势垒层(208)；一个钝化层(202)；一个源极(201)；一个漏极(207)；一个栅极(203)；还包括：一个与钝化层和第一势垒层相连接的第二势垒层，和一个与第二势垒层和漏极相连接的第二P型GaN层；或者一个与源极、沟道层和缓冲层相连接的隔离埋层(213)，和一个与源极、隔离埋层和缓冲层相连接的第一P型GaN层(214)。

公开(公告)号：CN118763110A

公开(公告)日：2024-10-11

申请号：CN202410738115.4

申请日：2024-06-07

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 王立昊 ,  方星宇 ,  赵元富 ,  王亮 ,  董涛 ,  毕潇

IPC: H01L29/78 ,  H01L23/552 ,  H01L21/336

Abstract: 本发明提供一种抗单粒子栅穿的SiC MOSFET及制备方法，从下到上依次包括：漏极金属化层、N+衬底层、N‑漂移区、电流扩展区、P‑well区、第二N+源区、第二P‑base区、第一P‑base区、第一N+源区、栅氧、多晶硅栅、隔离氧、源极金属化层；所述第一N+源区、第二N+源区、P‑well区与源极金属化层接触；所述第二N+源区将沟槽栅氧的底部、两个拐角、一个侧壁包围；所述第二N+源区被P‑well区、第二P‑base区屏蔽，与电流扩展区、N‑漂移区隔离。本发明有效抑制了高能带电粒子辐射导致的栅氧强电场，极大提高了沟槽型SiC MOSFET的抗单粒子栅穿能力。

公开(公告)号：CN118571936A

公开(公告)日：2024-08-30

申请号：CN202410723612.7

申请日：2024-06-05

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 王立昊 ,  方星宇 ,  赵元富 ,  王亮 ,  董涛 ,  张建鹏

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

Abstract: 本发明涉及一种碳化硅场效应晶体管结构，属于功率半导体技术领域；包括漏极金属电极、N+衬底区、第一N‑漂移区、埋置P区、埋置N+区、埋置多晶硅、隔离介质层、第二N‑漂移区、P‑base区、N+源区、源极金属电极、栅极多晶硅和栅极氧化层；埋置N+区、隔离介质层横向交替设置在第一N‑漂移区与第二N‑漂移区之间，其中埋置N+区作为连接两者的导电通道；“U”型分布的埋置P区位于隔离介质层下方，内部设置有与源极金属电极相连接的埋置多晶硅。本发明结构有效降低了由于高能带电粒子轰击引起的栅极氧化层强电场，大幅提升了碳化硅场效应晶体管的抗单粒子辐射能力。

公开(公告)号：CN118763124A

公开(公告)日：2024-10-11

申请号：CN202410738118.8

申请日：2024-06-07

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 王立昊 ,  方星宇 ,  赵元富 ,  王亮 ,  董涛 ,  张建鹏

IPC: H01L29/808 ,  H01L21/337 ,  H01L23/552

Abstract: 一种抗辐射加固的SiC超结JFET结构及制备方法，从下至上依次为：漏极金属化层、N+衬底层、N缓冲层、P柱区、N柱区、P‑base区、电流扩展区、N+源区、P+栅区、隔离介质层、栅极金属化层、源极金属化层。P柱区与N柱区交替排列于N缓冲层上表面，P柱区左右对称设置，N柱区设置在两个P柱区之间。P柱区、P‑base区两者组成一个P型掺杂区整体，并与源极金属化层连接。P+栅区与P‑base区之间形成导电沟道结构，通过控制P+栅区上的电压实现沟道的开通和关断。本发明有效解决了器件内部由高能带电粒子轰击导致的电场集中问题，降低了局部高温，极大提高了SiC JFET的抗单粒子辐射能力。

公开(公告)号：CN118538777A

公开(公告)日：2024-08-23

申请号：CN202410723610.8

申请日：2024-06-05

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 王立昊 ,  方星宇 ,  赵元富 ,  王亮 ,  戚晓伟 ,  董涛

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/36

Abstract: 本发明涉及一种碳化硅结势垒肖特基二极管结构，属于功率半导体技术领域；包括底部的阴极金属层、N+衬底层、N型缓冲层、第一N‑外延层、内置P型区、内置多晶硅、N+注入区、隔离介质层、第二N‑外延层、P+区、肖特基接触层、欧姆接触层以及顶部的阳极金属层；第一N‑外延层位于第二N‑外延层下方，在两者的交界处设置N+注入区和隔离介质层；U型分布的内置P型区位于隔离介质层下方，内部设置与阳极金属层相连的内置多晶硅。本发明二极管结构在截止状态具有更小的泄漏电流，同时有效降低了由于高能粒子辐射导致的泄漏电流增大，改善了肖特基结处的强电场分布，大幅提升了碳化硅结势垒肖特基二极管的抗单粒子烧毁能力。

公开(公告)号：CN112420814A

公开(公告)日：2021-02-26

申请号：CN202011307827.9

申请日：2020-11-19

Applicant: 北京工业大学 ,  深圳吉华微特电子有限公司

Inventor： 王立昊 ,  吴郁 ,  宋吉昌 ,  邓中翰 ,  曹洁

IPC: H01L29/06 ,  H01L29/861 ,  H01L27/06

Abstract: 本发明公开一种高压功率快恢复二极管结构，包括横向设置的：有源区、终端区和横向电阻区，所述横向电阻区设于所述有源区和所述终端区之间，所述有源区、横向电阻区和终端区在阴极侧均设有N+掺杂缓冲层；其中，所述有源区内的N+掺杂缓冲层内设有第一背面浮置P+层；所述终端区内的N+掺杂缓冲层内设有第二背面浮置P+层；所述横向电阻区内的N+掺杂缓冲层内设有内N+掺杂层。本发明的高压功率快恢复二极管结构通过在有源区和终端区的阴极侧设置背面浮置P+层，并在有源区和终端区间设置横向电阻区，减少正向导通时主结边缘载流子的积累量，有效抑制了阴极侧的强电场，显著提高了芯片的过流关断能力，有效避免了高压二极管被烧毁的情况。

公开(公告)号：CN111293172A

公开(公告)日：2020-06-16

申请号：CN202010102670.X

申请日：2020-02-19

Applicant: 北京工业大学

Inventor： 吴郁 ,  李龙飞 ,  王立昊 ,  孙婉茹

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种逆阻IGBT的终端结构属于半导体领域，目前存在的终端面积过大，成本过高的现状，并且影响芯片的散热。针对这种情况提出了一种能够减小终端面积且不影响它耐压能力的终端结构。其特征在于：n环数量为一个；n环的两侧各有30—45个p环，且p环的峰值浓度大于1e18；两个p环之间引入了垂直于p环的n型和p型条形区，且构成的pn结垂直于p环；芯片的最外侧引入p型隔离区。垂直于p环的n型和p型条形区的峰值浓度小于1e16,且n型或p型条形区的宽度在2μm-3μm。通过本项终端结构技术芯片的面积可以减少40％左右。

公开(公告)号：CN113964204A

公开(公告)日：2022-01-21

申请号：CN202111039542.6

申请日：2021-09-06

Applicant: 北京工业大学 ,  全球能源互联网研究院有限公司 ,  国网山西省电力公司检修分公司

Inventor： 王立昊 ,  吴郁 ,  刘钺杨 ,  金锐 ,  孙国繁 ,  高晋文 ,  王克胜

IPC: H01L29/861 ,  H01L29/06

Abstract: 本发明提供一种二极管，包括N型衬底、阳极结构和阴极结构，阳极结构位于N型衬底的正面，阴极结构位于N型衬底的背面。阴极结构包括至少一个第一P+掺杂层以及位于每个第一P+掺杂层内部的第一N+掺杂层，通过第一N+掺杂层可以大大减小二极管的通态压降，而且能够减少静态击穿电压降低的幅度，提高二极管的可靠性。本发明在N型缓冲层内部的横向电阻区设置了第三N+掺杂层，有效抑制了二极管导通时有源区边缘载流子的积累量，即抑制了关断初期二极管内侧边缘的电流集中，分散了关断末期的电流丝，显著提高了二极管过流关断的坚固性，提高了二极管抑制高动态雪崩的能力，有效避免了反向恢复末期第一P+掺杂层与有源区边缘直接形成贯通电流丝而烧毁。

公开(公告)号：CN111293172B

公开(公告)日：2023-10-10

申请号：CN202010102670.X

申请日：2020-02-19

Applicant: 北京工业大学

Inventor： 吴郁 ,  李龙飞 ,  王立昊 ,  孙婉茹

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种逆阻IGBT的终端结构属于半导体领域，目前存在的终端面积过大，成本过高的现状，并且影响芯片的散热。针对这种情况提出了一种能够减小终端面积且不影响它耐压能力的终端结构。其特征在于：n环数量为一个；n环的两侧各有30—45个p环，且p环的峰值浓度大于1e18；两个p环之间引入了垂直于p环的n型和p型条形区，且构成的pn结垂直于p环；芯片的最外侧引入p型隔离区。垂直于p环的n型和p型条形区的峰值浓度小于1e16,且n型或p型条形区的宽度在2μm‑3μm。通过本项终端结构技术芯片的面积可以减少40％左右。