-
公开(公告)号：CN101685388B
公开(公告)日：2013-08-07
申请号：CN200810216361.4
申请日：2008-09-28
Applicant: 北京大学深圳研究生院
IPC: G06F9/30
Abstract: 本发明公开了一种执行比较运算的方法和装置，用于对多个源操作数进行比较运算，包括：执行单元，用于执行比较指令，从指令中获取源操作数初始地址和源操作数长度信息，从初始地址开始逐个读出源操作数，直到指令中所限定的长度；比较模块，用于对逐个输入的源操作数进行比较，将比较结果根据指令要求进行存储和/或输出。本发明可以简单快速地对地址连续的多个数据进行比较运算。
-
公开(公告)号：CN101739383A
公开(公告)日：2010-06-16
申请号：CN200910001682.7
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种可配置处理器体系结构，包括互连的可配置控制部件和可配置部件，所述可配置控制部件用于执行指令向可配置部件发出配置信息，所述可配置部件用于根据该配置信息执行处理任务。本发明还公开了一种可配置处理器的控制方法，包括以下步骤：可配置控制部件向可配置部件发送配置信息，可配置部件依据所述配置信息执行相应操作。本发明将数据处理操作的复杂性移入各个可配置部件，可配置控制部件非常简单，不需要设计复杂的指令流水线、不需要加多级快速指令缓存去提升处理器的性能；其配置指令通过长指令实现，可以简化因可配置部件数目变化而带来的配置复杂性。
-
公开(公告)号：CN101252515A
公开(公告)日：2008-08-27
申请号：CN200810066135.2
申请日：2008-03-21
Applicant: 北京大学深圳研究生院
IPC: H04L12/56
Abstract: 本发明公开了一种片上网络芯片，在一个芯片内部设有至少两个层，每层内设有至少一个处理单元和一个互连节点，所述片上网络芯片还包括层间总线，所述层间总线两端分别与互连节点相连，所述处理单元和互连节点相连，各层处理单元间通过互连节点和层间总线进行通讯。本发明的片上网络芯片能大量减少处理单元间的连线数量和长度，减少连线间的干扰，减少其它信号对连线的干扰，保证处理单元间的信号的完整性，通讯效率高。本发明的片上网络芯片创造性地提出了芯片内多层的结构，更可减小芯片面积，降低芯片的成本，而且实现起来也更为容易。
-
公开(公告)号：CN101477456A
公开(公告)日：2009-07-08
申请号：CN200910105058.1
申请日：2009-01-14
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种自相关运算单元和处理器，自相关运算单元包括：相关数处理单元、乘法器、加法器、第二移位寄存器和寄存器，处理器通过执行自相关操作指令，对自相关运算单元的功能进行配置，按照源操作数中的数据元素的顺序对源操作数依次进行读取和执行自相关运算，并且依次将目的操作数的若干个数据元素输出，从而对自相关操作指令可只进行一次读取、译码和执行，简化自相关运算的复杂程度。
-
公开(公告)号：CN101739382B
公开(公告)日：2012-06-13
申请号：CN200910001681.2
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种基于可重构部件的集成电路，包括至少一个可重构控制部件和至少一个可重构处理部件，所述可重构处理部件与所述可重构控制部件互连，所述可重构控制部件向可重构处理部件发出配置信息，所述可重构处理部件根据该配置信息执行处理任务。本发明还公开了一种基于可重构部件集成电路的设计方法。本发明通过包含可重构控制部件和可重构处理部件，能进行较大粒度的数据流处理，从而实现诸如数字媒体和通信基带的处理算法功能；其可重构控制部件和可重构处理部件的可连接性易于连接构成DSP等更大的处理部件。
-
Patent Agency Ranking
公开(公告)号：CN101739383B
公开(公告)日：2012-04-25
申请号：CN200910001682.7
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种可配置处理器体系结构，包括互连的可配置控制部件和可配置部件，所述可配置控制部件用于执行指令向可配置部件发出配置信息，所述可配置部件用于根据该配置信息执行处理任务。本发明还公开了一种可配置处理器的控制方法，包括以下步骤：可配置控制部件向可配置部件发送配置信息，可配置部件依据所述配置信息执行相应操作。本发明将数据处理操作的复杂性移入各个可配置部件，可配置控制部件非常简单，不需要设计复杂的指令流水线、不需要加多级快速指令缓存去提升处理器的性能；其配置指令通过长指令实现，可以简化因可配置部件数目变化而带来的配置复杂性。
-
公开(公告)号：CN101478526A
公开(公告)日：2009-07-08
申请号：CN200910105057.7
申请日：2009-01-14
Applicant: 北京大学深圳研究生院
IPC: H04L27/26
Abstract: 本发明公开了一种正交频分复用系统及其部分传输序列方法，是将部分传输序列中的一个或一个以上序列的叠加确定为初始叠加序列，其他序列确定为当前剩余序列；获取当前叠加序列中幅度值最大的M个波峰点样值的序列位置；相应获取各个当前剩余序列的波峰点映射样值；并将其进行相位旋转后与对应位置上的波峰点样值相加得到波峰点叠加值；最终确定出最小有效幅度值标示最小的当前有效剩余序列，以对应相位旋转因子进行相位旋转后，与当前叠加序列进行叠加，得到结果叠加序列；反复迭代直至得到包含所有频域数据信息的正交频分复用信号后结束。本发明有效降低了OFDM系统发送信号的峰值，同时具有较低的实现复杂度。
-
公开(公告)号：CN101478526B
公开(公告)日：2012-04-25
申请号：CN200910105057.7
申请日：2009-01-14
Applicant: 北京大学深圳研究生院
IPC: H04L27/26
Abstract: 本发明公开了一种正交频分复用系统及其部分传输序列方法，是将部分传输序列中的一个或一个以上序列的叠加确定为初始叠加序列，其他序列确定为当前剩余序列；获取当前叠加序列中幅度值最大的M个波峰点样值的序列位置；相应获取各个当前剩余序列的波峰点映射样值；并将其进行相位旋转后与对应位置上的波峰点样值相加得到波峰点叠加值；最终确定出最小有效幅度值标示最小的当前有效剩余序列，以对应相位旋转因子进行相位旋转后，与当前叠加序列进行叠加，得到结果叠加序列；反复迭代直至得到包含所有频域数据信息的正交频分复用信号后结束。本发明有效降低了OFDM系统发送信号的峰值，同时具有较低的实现复杂度。
-
公开(公告)号：CN101477456B
公开(公告)日：2011-06-08
申请号：CN200910105058.1
申请日：2009-01-14
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种自相关运算单元和处理器，自相关运算单元包括：相关数处理单元、乘法器、加法器、第二移位寄存器和寄存器，处理器通过执行自相关操作指令，对自相关运算单元的功能进行配置，按照源操作数中的数据元素的顺序对源操作数依次进行读取和执行自相关运算，并且依次将目的操作数的若干个数据元素输出，从而对自相关操作指令可只进行一次读取、译码和执行，简化自相关运算的复杂程度。
-
公开(公告)号：CN101739382A
公开(公告)日：2010-06-16
申请号：CN200910001681.2
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种基于可重构部件的集成电路，包括至少一个可重构控制部件和至少一个可重构处理部件，所述可重构处理部件与所述可重构控制部件互连，所述可重构控制部件向可重构处理部件发出配置信息，所述可重构处理部件根据该配置信息执行处理任务。本发明还公开了一种基于可重构部件集成电路的设计方法。本发明通过包含可重构控制部件和可重构处理部件，能进行较大粒度的数据流处理，从而实现诸如数字媒体和通信基带的处理算法功能；其可重构控制部件和可重构处理部件的可连接性易于连接构成DSP等更大的处理部件。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.026 seconds)
