-
公开(公告)号：CN109284474A
公开(公告)日：2019-01-29
申请号：CN201810914298.5
申请日：2018-08-13
Applicant: 北京大学
Abstract: 一种加法器辅助实现图像卷积运算的闪存系统及方法，其中所述系统包括：输入模块、编码型闪存阵列、控制器、字线控制单元、源线控制单元和输出模块。其中，所述编码型闪存阵列由阵列放置的不少于2SKm2(m-n+1)2个场效应管组成；所述输出模块包括不少于2K(m-n+1)2个的加法器和相应数量的比较器和运算放大器，所述编码型闪存阵列通过位线与所述比较器相连，从而与输出模块连接。所述方法包括：通过所述输入模块，根据所述图像中像素值对应的二进制编码施加给定电压，并通过控制器的控制使得同一时刻的同一条位线上仅有一个相应的场效应管工作。通过这种方式有效地降低了NOR Flash单元涨落对计算准确性的影响，增加了卷积计算系统的鲁棒性。
-
公开(公告)号：CN111710356B
公开(公告)日：2022-07-05
申请号：CN202010472550.9
申请日：2020-05-29
Applicant: 北京大学
Abstract: 本发明公开了一种编码型闪存装置和编码方法，其中，编码型闪存装置包括：至少一个闪存阵列结构单元、多个比较器和多个加法器，至少一个闪存阵列结构单元中每个闪存阵列结构单元为3D NAND FLASH阵列结构单元，用于实现编码运算以生成闪存阵列结构单元的多条源线中每条源线上的源线电压；多个比较器中每个比较器与每条源线对应相连，用于将对应相连的每条源线的源线电压转换为二进制形式的输出结果；以及多个加法器中每个加法器与多个比较器中的至少2个比较器通过对应的每条源线相连，用于将至少2个比较器对应的至少两个输出结果进行加和运算。本发明的编码型闪存装置和编码方法可以实现高效且精确的全连接层或卷积层运算，从而实现深度神经网络。
-
公开(公告)号：CN111627479B
公开(公告)日：2022-05-27
申请号：CN202010471843.5
申请日：2020-05-29
Applicant: 北京大学
Abstract: 本发明公开了一种编码型闪存装置、系统和编码方法，该编码型闪存装置包括：至少一个闪存阵列结构单元、多个灵敏放大器和多个加法器，至少一个闪存阵列结构单元中每个闪存阵列结构单元为3D NAND FLASH阵列结构单元；多个灵敏放大器中每个灵敏放大器与每个闪存阵列结构单元的每条源线对应相连，用于将对应相连的每条源线的源线电压转换为二进制形式的输出结果；多个加法器中每个加法器与每个闪存阵列结构单元的多个灵敏放大器通过对应的每条源线相连，用于将与每个闪存阵列结构单元对应的多个灵敏放大器的多个输出结果进行加和运算，以实现深度神经网络。本发明的编码型闪存装置输出单元设计简单，同时保证了编码运算的准确性。
-
公开(公告)号：CN111627479A
公开(公告)日：2020-09-04
申请号：CN202010471843.5
申请日：2020-05-29
Applicant: 北京大学
Abstract: 本发明公开了一种编码型闪存装置、系统和编码方法，该编码型闪存装置包括：至少一个闪存阵列结构单元、多个灵敏放大器和多个加法器，至少一个闪存阵列结构单元中每个闪存阵列结构单元为3D NAND FLASH阵列结构单元；多个灵敏放大器中每个灵敏放大器与每个闪存阵列结构单元的每条源线对应相连，用于将对应相连的每条源线的源线电压转换为二进制形式的输出结果；多个加法器中每个加法器与每个闪存阵列结构单元的多个灵敏放大器通过对应的每条源线相连，用于将与每个闪存阵列结构单元对应的多个灵敏放大器的多个输出结果进行加和运算，以实现深度神经网络。本发明的编码型闪存装置输出单元设计简单，同时保证了编码运算的准确性。
-
公开(公告)号：CN110543933B
公开(公告)日：2022-10-21
申请号：CN201910741894.2
申请日：2019-08-12
Applicant: 北京大学
Abstract: 本公开提供了一种基于FLASH存算阵列的脉冲型卷积神经网络，包括：采样模块、基于FLASH的存算阵列及其对应的神经元模块、以及计数器模块；所述采样模块用于对输入图像进行采样，得到输入脉冲；所述基于FLASH的存算阵列存储有权重矩阵，其对输入脉冲与权重矩阵进行向量矩阵乘法运算，运算结果以电流形式输出；所述神经元模块对基于FLASH的存算阵列的运算结果进行积分，生成输出脉冲；所述计数器模块统计输出层的神经元模块产生的脉冲数量，将具有最大脉冲数量的神经元模块的脉冲数量作为识别结果。
-
Patent Agency Ranking
公开(公告)号：CN109284474B
公开(公告)日：2020-09-11
申请号：CN201810914298.5
申请日：2018-08-13
Applicant: 北京大学
Abstract: 一种加法器辅助实现图像卷积运算的闪存系统及方法，其中所述系统包括：输入模块、编码型闪存阵列、控制器、字线控制单元、源线控制单元和输出模块。其中，所述编码型闪存阵列由阵列放置的不少于2SKm2(m‑n+1)2个场效应管组成；所述输出模块包括不少于2K(m‑n+1)2个的加法器和相应数量的比较器和运算放大器，所述编码型闪存阵列通过位线与所述比较器相连，从而与输出模块连接。所述方法包括：通过所述输入模块，根据所述图像中像素值对应的二进制编码施加给定电压，并通过控制器的控制使得同一时刻的同一条位线上仅有一个相应的场效应管工作。通过这种方式有效地降低了NOR Flash单元涨落对计算准确性的影响，增加了卷积计算系统的鲁棒性。
-
公开(公告)号：CN110533160A
公开(公告)日：2019-12-03
申请号：CN201910664715.X
申请日：2019-07-22
Applicant: 北京大学
Abstract: 本公开提供了一种基于NOR FLASH模拟量计算阵列的深度神经网络，包括：多个计算阵列，减法器、激活电路单元和积分-识别电路单元组成；计算阵列由多个计算单元和多条字线、位线和源极线组成；每一个计算单元包括一个NOR FLASH单元，每一列NOR FLASH单元的栅极连接同一条字线，源极连接同一条源极线，每一行NOR FLASH单元的漏极连接同一条位线，每个减法器的正极端和负极端分别连接相邻两条位线，减法器的输出端和激活电路或积分-识别电路的输入端相连。
-
公开(公告)号：CN109359269A
公开(公告)日：2019-02-19
申请号：CN201810984160.2
申请日：2018-08-27
Applicant: 北京大学
Abstract: 一种进行矩阵向量乘法运算的系统，包括：NOR FLASH计算阵列，阵列中每列单元的栅极接在一起，各列用于依次输入与被乘数向量的元素相对应的输入电压；阵列中每行单元的漏极连接在一起，用于输出各单元进行乘法运算后并累加(即矩阵向量乘法运算)得到的运算电流；阵列中每两行为一组，其中一行表示负数，另一行表示正数，各组按照正负关系被预先写入乘数向量的各元素；加权求和电路，对位于同一组代表不同位的运算电流进行加权求和运算；减法电路，每组设置一减法电路，用于对代表不同位加权求和后的运算结果进行减法运算；模数转换电路，用于将进行减法运算后的结果转换为二进制数字量。通过本发明的系统，实现了存储计算一体化。
-
公开(公告)号：CN115273924A
公开(公告)日：2022-11-01
申请号：CN202211086954.X
申请日：2020-03-13
Applicant: 北京大学
Abstract: 本公开是一种基于3D NAND FLASH存储阵列的TCAM及其操作方法。该TCAM包括：数据输入单元，包括上下两个相邻的字线WL，用于加载待搜索数据；数据存储单元，包括上下两个相邻的FLASH存储单元，用于预先存储数据库数据，以与待搜索数据进行内容比较；控制驱动单元，包括漏极选择管、源极选择管、漏极选择线DSL、源极选择线SSL和位线BL，用于逻辑功能的控制；匹配结果输出单元，包括一条源线SL，用于输出三态内容寻址存储器对待搜索数据的查找和匹配结果；同一条位线上所连的不同NAND FLASH单元串之间能够进行并行搜索，3D NAND FLASH阵列的不同PAGE之间也能够进行并行搜索。本公开的TCAM没有待机功耗，能够明显降低静态功耗，有效减小电路面积，对未来TCAM系统的设计和应用具有重要意义。
-
公开(公告)号：CN111341365A
公开(公告)日：2020-06-26
申请号：CN202010149086.X
申请日：2020-03-05
Applicant: 北京大学
Abstract: 一种三态内容可寻址存储器及其操作方法，该三态内容可寻址存储器包括3D NAND闪存存储阵列，该3D NAND闪存存储阵列具有多个闪存单元，在特定闪存单元中预先存储有供查找的数据，3D NAND闪存存储阵列的位线用于在数据查找操作下被施加由待搜索数据转换成的电压，漏极选择线和源极选择线用于在数据查找操作下被施加高电压，以使得选择晶体管处于导通状态；该3D NAND闪存存储阵列的字线中某个字线被选中用于在数据查找操作下被施加读电压，其余字线用于在数据查找操作下被施加通过电压；闪存单元的输出电流经源线汇总输出，该源线上的输出电流用于指示待搜索数据与供查找数据的匹配结果。该三态内容可寻址存储器能够明显降低静态能耗，有效减小电路面积。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.03 seconds)
