-
公开(公告)号：CN111445940B
公开(公告)日：2022-03-29
申请号：CN202010224515.5
申请日：2020-03-26
Applicant: 北京大学
Abstract: 本发明公开了一种编码型闪存结构及数据处理方法，该编码型闪存结构包括：输入模块、处理模块和输出模块，处理模块包括：闪存阵列，闪存阵列包括：W×B个浮栅晶体管和B条位线，W个浮栅晶体管沿第一方向排列构成一阵列子单元，B个阵列子单元在第二方向上排列构成闪存阵列，其中B≥2，W≥2；B条位线在第二方向上相互平行设置，每条位线在第一方向上与每个阵列子单元中的W个浮栅晶体管的每个浮栅晶体管的源极和/或漏极相连。本发明的编码型闪存结构实现了在同一位线上存在多个浮栅晶体管处于工作状态，极大地提高了晶体管阵列的利用效率，从而进一步提高了闪存结构的数据处理效率。
-
公开(公告)号：CN111445938A
公开(公告)日：2020-07-24
申请号：CN202010223681.3
申请日：2020-03-26
Applicant: 北京大学
Abstract: 本发明公开了一种编码型闪存结构及数据处理方法，该编码型闪存结构包括：输入模块、处理模块和输出模块，处理模块包括：闪存阵列，闪存阵列包括：W×B个浮栅晶体管和B条位线，W个浮栅晶体管沿第一方向排列构成阵列子单元，B个阵列子单元在第二方向上排列构成闪存阵列，其中B≥2，W≥2；B条位线在第二方向上相互平行设置，B条位线中的每条位线的一端在第一方向上与每个阵列子单元的一端的浮栅晶体管的源极或漏极对应相连。本发明的编码型闪存结构实现了在同一位线上存在多个浮栅晶体管处于工作状态，极大地提高了晶体管阵列的利用效率，从而进一步提高了闪存结构的数据处理效率。
-
公开(公告)号：CN113160869B
公开(公告)日：2023-02-28
申请号：CN202110293251.3
申请日：2021-03-12
Applicant: 北京大学
Abstract: 本发明公开了一种CAM器件及其操作方法。其中，该CAM器件的操作方法，包括步骤S1‑S3。在步骤S1中，基于预设存储规则，将待搜索数据存储到CAM器件的CAM单元；在步骤S2中，将待查找数据转换为字线电压施加到CAM单元的字线上；在步骤S3中，对待查找数据与待搜索数据进行匹配操作，以完成查找搜索过程；其中，CAM单元包括第一晶体管和第二晶体管。第二晶体管与第一晶体管相邻，且基于源极‑漏极连接的形式与第一晶体管串联；其中，第一晶体管和第二晶体管为3D NAND FLASH存储阵列中的存储单元，CAM单元用于存储多比特数据。本公开实施例中基于3D NAND FLASH的CAM器件待机功耗极低，器件整体尺寸可以控制到更小，同时极大地提升了整个存储系统的数据容量。
-
公开(公告)号：CN111341365B
公开(公告)日：2022-02-15
申请号：CN202010149086.X
申请日：2020-03-05
Applicant: 北京大学
Abstract: 一种三态内容可寻址存储器及其操作方法，该三态内容可寻址存储器包括3D NAND闪存存储阵列，该3D NAND闪存存储阵列具有多个闪存单元，在特定闪存单元中预先存储有供查找的数据，3D NAND闪存存储阵列的位线用于在数据查找操作下被施加由待搜索数据转换成的电压，漏极选择线和源极选择线用于在数据查找操作下被施加高电压，以使得选择晶体管处于导通状态；该3D NAND闪存存储阵列的字线中某个字线被选中用于在数据查找操作下被施加读电压，其余字线用于在数据查找操作下被施加通过电压；闪存单元的输出电流经源线汇总输出，该源线上的输出电流用于指示待搜索数据与供查找数据的匹配结果。该三态内容可寻址存储器能够明显降低静态能耗，有效减小电路面积。
-
公开(公告)号：CN113160869A
公开(公告)日：2021-07-23
申请号：CN202110293251.3
申请日：2021-03-12
Applicant: 北京大学
Abstract: 本发明公开了一种CAM器件及其操作方法。其中，该CAM器件的操作方法，包括步骤S1‑S3。在步骤S1中，基于预设存储规则，将待搜索数据存储到CAM器件的CAM单元；在步骤S2中，将待查找数据转换为字线电压施加到CAM单元的字线上；在步骤S3中，对待查找数据与待搜索数据进行匹配操作，以完成查找搜索过程；其中，CAM单元包括第一晶体管和第二晶体管。第二晶体管与第一晶体管相邻，且基于源极‑漏极连接的形式与第一晶体管串联；其中，第一晶体管和第二晶体管为3D NAND FLASH存储阵列中的存储单元，CAM单元用于存储多比特数据。本公开实施例中基于3D NAND FLASH的CAM器件待机功耗极低，器件整体尺寸可以控制到更小，同时极大地提升了整个存储系统的数据容量。
-
Patent Agency Ranking
公开(公告)号：CN111462792A
公开(公告)日：2020-07-28
申请号：CN202010179205.6
申请日：2020-03-13
Applicant: 北京大学
Abstract: 本公开是一种基于3D NAND FLASH存储阵列的TCAM及其操作方法。该TCAM包括：数据输入单元，包括上下两个相邻的字线，用于加载待搜索数据；数据存储单元，包括上下两个相邻的FLASH存储单元，预先存储数据库数据，以与待搜索数据进行内容比较；控制驱动单元，包括漏极选择管、源极选择管、漏极选择线、源极选择线和位线，用于逻辑功能的控制；匹配结果输出单元，包括一源线，输出三态内容寻址存储器对待搜索数据的查找和匹配结果。由于3D NAND FLASH是非易失性存储器，掉电之后存储的数据不会丢失，在非查找状态不需持续供电，所以相比传统的基于SRAM的TCAM而言，本公开的TCAM没有待机功耗，能够明显降低静态功耗，有效减小电路面积，对未来TCAM系统的设计和应用具有重要意义。
-
公开(公告)号：CN107273972B
公开(公告)日：2019-09-13
申请号：CN201710330263.2
申请日：2017-05-11
Applicant: 北京大学
Abstract: 本发明公开一种基于阻变器件和适应‑激发神经元的神经形态系统及实现方法，系统包括阻变器件交叉阵列、前神经元、后神经元、全局动态阈值控制电路、控制逻辑模块、电压调节模块、样例输入、标签输入、结果输出。该系统采用了阻变器件作为电子突触，并提出了新的适应‑激发神经元的结构和操作模式，从而优化了系统的面积和操作方面，解决了同类系统所面临的训练问题。
-
公开(公告)号：CN106297876B
公开(公告)日：2019-04-16
申请号：CN201610648336.8
申请日：2016-08-09
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种基于忆阻器阵列的操作方法，包括逻辑子单元，所述逻辑子单元包括至少两个输入单元、一个输出单元和至少一个基准单元，所述输入单元包括第一输入阻变单元和第二输入阻变单元，所述输出单元包括第一输出阻变单元，通过适当地将各单元与字线、位线连接，向输入、输出阻变单元和基准单元施加特定的电压脉冲，以简易的方式实现了逻辑运算操作及其重构，实现了存储计算的一体化，不仅减少了所需忆阻器的数量，还提高了逻辑运算的执行效率。
-
公开(公告)号：CN109284474A
公开(公告)日：2019-01-29
申请号：CN201810914298.5
申请日：2018-08-13
Applicant: 北京大学
Abstract: 一种加法器辅助实现图像卷积运算的闪存系统及方法，其中所述系统包括：输入模块、编码型闪存阵列、控制器、字线控制单元、源线控制单元和输出模块。其中，所述编码型闪存阵列由阵列放置的不少于2SKm2(m-n+1)2个场效应管组成；所述输出模块包括不少于2K(m-n+1)2个的加法器和相应数量的比较器和运算放大器，所述编码型闪存阵列通过位线与所述比较器相连，从而与输出模块连接。所述方法包括：通过所述输入模块，根据所述图像中像素值对应的二进制编码施加给定电压，并通过控制器的控制使得同一时刻的同一条位线上仅有一个相应的场效应管工作。通过这种方式有效地降低了NOR Flash单元涨落对计算准确性的影响，增加了卷积计算系统的鲁棒性。
-
公开(公告)号：CN110543933B
公开(公告)日：2022-10-21
申请号：CN201910741894.2
申请日：2019-08-12
Applicant: 北京大学
Abstract: 本公开提供了一种基于FLASH存算阵列的脉冲型卷积神经网络，包括：采样模块、基于FLASH的存算阵列及其对应的神经元模块、以及计数器模块；所述采样模块用于对输入图像进行采样，得到输入脉冲；所述基于FLASH的存算阵列存储有权重矩阵，其对输入脉冲与权重矩阵进行向量矩阵乘法运算，运算结果以电流形式输出；所述神经元模块对基于FLASH的存算阵列的运算结果进行积分，生成输出脉冲；所述计数器模块统计输出层的神经元模块产生的脉冲数量，将具有最大脉冲数量的神经元模块的脉冲数量作为识别结果。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.021 seconds)
