-
公开(公告)号：CN119381274A
公开(公告)日：2025-01-28
申请号：CN202411568663.3
申请日：2024-11-05
Applicant: 北京大学
IPC: H01L21/60 , H01L21/677 , H01L25/065
Abstract: 本申请提供一种电场诱导的三维芯粒组装方法和三维芯粒组装结构，涉及半导体技术领域，该方法包括：在流体环境中，将第一层芯粒放置在基底上，使第一层芯粒的第一表面与基底的上表面接触；对基底的组装电极施加电压，以利用产生的电场力引导第一层芯粒移动，使第一层芯粒的对准电极与基底的组装电极一一对准；将第二层芯粒放置在第一层芯粒上，使第一层芯粒的第二表面与第二层芯粒的第一表面接触；对基底的组装电极施加电压，以利用产生的电场力引导所述第二层芯粒移动，使第二层芯粒的第一表面上的对准电极与第一层芯粒的第二表面的对准电极一一对准；在第二层芯粒的第二表面上，通过重复上述步骤，组装多层级芯粒，得到三维芯粒组装结构。
-
公开(公告)号：CN119342932A
公开(公告)日：2025-01-21
申请号：CN202411886622.9
申请日：2024-12-20
Applicant: 北京大学
IPC: H10F71/00 , H10F77/20 , H10F77/50 , H10F30/225 , H10F39/90 , H01S5/026 , H01S5/183 , H01S5/042 , F16L59/02
Abstract: 本申请提供一种光‑热隔离的共封装结构制备方法和共封装结构，涉及半导体技术领域，包括：获取封装所需的第一转接板；确定热敏感芯片待放置在第一转接板上的第一位置，在第一位置的四周制备热隔离结构，热隔离结构包括：填充聚对二甲苯的第一通孔结构和第二通孔结构，第一通孔结构与第二通孔结构之间的距离小于第一距离；在第一转接板的第一表面上定义第一互连金属电极和第二互连金属电极；将光隔离芯片埋入第一转接板中，并将光隔离芯片的电极连接至第一表面上的所述第一互连金属电极；将热敏感芯片固定在第一位置，通过打线工艺将热敏感芯片连接至第一表面上的第二互连金属电极，得到热敏感芯片‑光隔离芯片共封装结构。
-
公开(公告)号：CN119255618A
公开(公告)日：2025-01-03
申请号：CN202411349257.8
申请日：2024-09-26
Applicant: 北京大学
IPC: H10B80/00 , H01L21/60 , H01L23/488
Abstract: 本申请提供一种基于存算一体芯片的三维集成方法和结构，涉及半导体技术领域，该方法包括：制备存算一体芯片，所述存算一体芯片是由一个存储单元芯片和一个计算单元芯片键合得到的；利用所述存算一体芯片，在第一转接板上制备芯片封装体，所述芯片封装体为埋入式扇出封装体；使多个所述芯片封装体之间通过微凸点进行键合，得到存算一体三维集成结构。
-
公开(公告)号：CN119092416A
公开(公告)日：2024-12-06
申请号：CN202411183807.3
申请日：2024-08-27
Applicant: 北京大学
IPC: H01L21/50 , H01L21/56 , H01L21/603 , H01L25/16 , H01L23/367
Abstract: 本申请提供一种基于埋入式扇出封装的POP封装方法和结构，涉及半导体技术领域，该方法包括：基于第一转接板，制备底部封装体，所述底部封装体为埋入式扇出封装体；基于第二转接板，制备顶部封装体；将所述底部封装体上的第一微凸点与所述顶部封装体上的第二微凸点一一对准，在加热加压的条件下进行键合，得到pop封装结构。
-
公开(公告)号：CN118136498A
公开(公告)日：2024-06-04
申请号：CN202410571582.2
申请日：2024-05-10
Applicant: 北京大学
IPC: H01L21/306 , H01L21/50 , H01L25/00
Abstract: 本申请提供一种具有垂直侧壁和平整槽底的芯片基板及其制备方法、功能芯片，涉及电子制造领域，包括：提供第一晶圆；在第一晶圆上形成贯穿第一晶圆的第一通孔；对第一晶圆的第二侧进行第二减薄处理，以使第一通孔沿第一方向的深度减小第一预设尺寸；将第一晶圆的第二侧与第二晶圆进行键合，形成芯片基板，第一通孔的孔壁以及第二晶圆靠近第一晶圆的一侧表面围合形成填埋腔。本申请中填埋腔由第一通孔孔壁和第二晶圆表面围合形成，使得填埋腔的腔底复用第二晶圆的平整表面，有效防止腔底形成“微草”结构；填埋腔侧壁经过第二减薄处理，从而形成垂直的填埋腔侧壁，有效优化了填埋腔的形貌。
-
Patent Agency Ranking
公开(公告)号：CN117832170B
公开(公告)日：2024-05-07
申请号：CN202410245397.4
申请日：2024-03-05
Applicant: 北京大学
IPC: H01L21/768 , H01L23/538
Abstract: 本申请提供了一种适用于电子封装的连接结构的制备方法及连接结构，该方法包括：在被接基材的表面沉积种子层；在表面改性后的被接基材上旋涂光刻材料；通过光刻技术将光刻材料图形化，形成具有多个目标区域的凸点模板；在每个目标区域内交替沉积空穴模型层和金属层；空穴模型层表征为至少一个颗粒体在目标区域内按照预设参数排列；去除空穴模型层和凸点模板，至少一个颗粒体一一对应形成至少一个孔道，得到多个具有空穴结构的焊接凸点；预设参数包括颗粒体粒径、颗粒体形状和颗粒体间隙中的至少一种。通过本发明提供的制备方法，制备出的焊接凸点缓解了凸点在高温回流焊接过程中产生的热应力，降低了在高温环境下微凸点断连的风险。
-
公开(公告)号：CN117747601A
公开(公告)日：2024-03-22
申请号：CN202410190425.7
申请日：2024-02-21
Applicant: 北京大学
Abstract: 本申请提供一种基于埋入式硅基的大阵列APD基板及制备方法、功能芯片，涉及电子制造领域，包括：提供晶圆基底；对晶圆基底的第一侧进行刻蚀处理，在晶圆基底的第一侧形成第一数量的填埋槽；将多个APD单元填入多个填埋槽的中心区域内，以使APD单元与填埋槽的槽底键合，APD单元为APD芯片阵列或APD芯片，APD芯片阵列包含阵列排布的多个APD芯片；对晶圆基底的第一侧进行表面钝化处理，得到大阵列APD基板。本申请通过在晶圆基底上形成填埋槽，并将数量较少APD芯片阵列或APD芯片填充在填埋槽内构成大阵列APD基板，该制备方法在保证较高良率的同时，简化生成工艺流程，降低成本，实现高密度、大规模、高性能的大阵列APD基板的制备。
-
公开(公告)号：CN116314016B
公开(公告)日：2023-10-03
申请号：CN202310467668.6
申请日：2023-04-26
Applicant: 北京大学
IPC: H01L21/768 , H01L23/48
Abstract: 本申请提供一种亚微米尺寸的硅通孔结构及其制备方法、电子设备，涉及半导体技术领域，包括：提供硅基衬底；在硅基衬底的第一侧形成第一金属层；对硅基衬底的第二侧进行减薄，以使第一金属层贯穿硅基衬底的第二侧；在硅基衬底的第二侧形成第二金属层；其中，在硅基衬底的第一侧形成第一金属层，包括：对硅基衬底的第一侧进行刻蚀，形成多个盲孔；在盲孔的一侧形成第一金属材料层；对第一金属材料层进行刻蚀，形成第一金属层。本申请通过在硅基衬底一侧直接制备盲孔，避免形成外延层，提升了硅通孔制备工艺的工艺兼容性，降低了硅通孔制备工艺的制作难度以及制作成本。
-
公开(公告)号：CN114133611B
公开(公告)日：2023-02-07
申请号：CN202111289193.3
申请日：2021-11-02
Applicant: 北京大学
Abstract: 本发明涉及一种在聚合物材料表面制备纳米纤毛结构的方法。该方法可简单、快速且低成本地调控纳米纤毛的长度和密度分布。通过本发明方法制备的表面具有纳米纤毛结构的聚合物材料可实现对亚微米尺寸的目标物的俘获，因此可作为滤膜用于亚微米尺寸目标物的分离。本发明的纳米纤毛修饰可以实现对聚合物材料表面的亲疏水性扩展。本发明的纳米纤毛修饰还可以实现聚合物材料表面金属粘附性增强。
-
公开(公告)号：CN119028907A
公开(公告)日：2024-11-26
申请号：CN202411100922.X
申请日：2024-08-12
Applicant: 北京大学
IPC: H01L21/768 , H01L23/522 , H01L23/528
Abstract: 本申请提供一种纳米级硅通孔三维集成结构及其制备方法、电子设备，涉及半导体技术领域，提供衬底，在衬底的一侧形成第一键合层，并在其背离衬底的一侧形成第一硅基晶圆，对第一硅基晶圆进行刻蚀处理，形成多个贯穿第一硅基晶圆的第一硅通孔，并填充第一金属；在第一硅基晶圆背离衬底的一侧形成第二键合层，并在其背离第一硅基晶圆的一侧形成第二硅基晶圆，并对其进行刻蚀处理，形成多个贯通第二硅基晶圆的第二硅通孔，并填充第二金属得到纳米级硅通孔三维集成结构。通过上述方法可以实现纳米级硅通孔三维集成结构的制备，还为实现高密度、小型化、多功能集成提供了可能，满足了现代电子产品不断增长的需求。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.028 seconds)
