公开(公告)号：CN118983348A

公开(公告)日：2024-11-19

申请号：CN202411073802.5

申请日：2024-08-06

Applicant: 北京大学

Inventor： 魏进 ,  王珮瑄 ,  余晶晶

IPC: H01L29/86 ,  H01L27/02

Abstract: 本申请公开了一种基于GaN器件的可变电阻及装备，涉及GaN器件领域。该可变电阻包括沟道层、势垒层、两个欧姆接触电极和至少一个电流限制电极，势垒层层叠在沟道层上，电流限制电极位于势垒层上；两个欧姆接触电极分别位于势垒层上有源区的两侧，至少存在一个欧姆接触电极与一个电流限制电极相短接。该可变电阻与受保护功率器件串联形成装备，在流经该装备的电流突然增大时，该可变电阻的饱和电压较小，可变电阻先进入饱和电流区，由于该可变电阻的饱和电流较小，使得装备中整体电流最终钳制在可变电阻的饱和电流。本申请能降低功率器件的饱和电流密度，提高短路能力。

公开(公告)号：CN117878142A

公开(公告)日：2024-04-12

申请号：CN202410173791.1

申请日：2024-02-07

Applicant: 北京大学

Inventor： 魏进 ,  王珮瑄

IPC: H01L29/06 ,  H01L29/16 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78 ,  H01L29/872 ,  H01L21/329 ,  H01L21/336 ,  H01L27/07 ,  H01L21/82

Abstract: 本发明公开了一种集成肖特基二极管的平面栅型MOSFET及其制备方法，属于功率电子器件领域。该集成肖特基二极管的平面栅型MOSFET采用与传统MOSFET类似的方式制造，只需对栅极形成工艺稍作修改：在形成p型基区和n+源极区之后，通过干法蚀刻以分离伪栅极和栅极；与栅极相临近的重掺杂p+区与源极为欧姆接触；伪栅极与源极短接；伪栅极旁的p型基区上方形成肖特基接触区，与源极为肖特基接触，以此屏蔽漏极高电场减少泄漏电流。内置肖特基二极管能有效减小寄生PN结体二极管的少数载流子注入，使MOSFET可以获得优异的反向恢复特性。此外，伪栅极在反向导通时在栅介质层下表面吸引电子，形成沟道，帮助增大反向导通电流。