公开(公告)号：CN113130447B

公开(公告)日：2024-04-05

申请号：CN202011083394.3

申请日：2020-10-12

Applicant: 力成科技股份有限公司

Inventor： 林南君 ,  徐宏欣 ,  张简上煜

IPC: H01L23/544 ,  H01L23/485 ,  H01L21/60

Abstract: 本发明提供一种封装元件以及其制作方法。封装元件的制作方法可包括提供基板以及于基板上形成重布线层。基板具有至少一元件区以及一非元件区。重布线层包括至少一检测结构以及至少一布线结构，布线结构设置于元件区中，检测结构的一部分与布线结构的一部分由同一膜层所形成，且检测结构具有一沟槽，暴露出检测结构的该部分。本发明可不需对封装半成品进行FIB切割，即可直接对封装半成品的特定位置或不同位置的结构进行线上检测或监控，因此可省略切割封装半成品的时间，特别是可省略对不同位置切割的时间，从而明显地提升生产效率。此外，由于不需进行FIB切割，因此用于检测的检测结构可不需受到FIB破坏而失真，使得检测的结果更加准确。

公开(公告)号：CN111816644B

公开(公告)日：2023-08-29

申请号：CN201910664026.9

申请日：2019-07-23

Applicant: 力成科技股份有限公司

Inventor： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC: H01L23/66 ,  H01L23/31 ,  H01L21/56 ,  H01Q1/22 ,  H01Q1/38 ,  H01Q1/50

Abstract: 本发明提供一种天线整合式封装结构及其制造方法，天线整合式封装结构包括芯片、线路层、密封体、耦合端、绝缘层、导电连接件、介电基板以及天线。线路层电性连接于芯片。密封体位于线路层上且包覆芯片。天线位于密封体上。绝缘层覆盖天线。绝缘层未暴露于外部。导电连接件贯穿密封体。天线通过导电连接件电性连接至线路层。介电基板位于密封体上且覆盖天线。耦合端配置于介电基板上。

公开(公告)号：CN111599768B

公开(公告)日：2022-12-27

申请号：CN201910893394.0

申请日：2019-09-20

Applicant: 力成科技股份有限公司

Inventor： 徐宏欣 ,  林南君 ,  张简上煜

IPC: H01L23/31 ,  H01L23/538 ,  H01L25/065 ,  H01L21/56 ,  H01L21/60

Abstract: 本发明提供一种半导体封装及其制造方法。半导体封装包括分别布置的第一和第二有源管芯、至少横向密封第一和第二有源管芯的绝缘包封体、设置在绝缘包封体及第一和第二有源管芯上的重布线层、以及设置在重布线层上并延伸超过第一和第二有源管芯之间的间隙的细间距管芯。细间距管芯具有与第一和第二有源管芯不同的功能。细间距管芯的管芯连接件通过重布线层的第一导电路径连接到第一有源管芯的导电特征。第一导电路径的第一连接长度基本上等于细间距管芯的管芯连接件与第一有源管芯的导电特征之间的最短距离。

公开(公告)号：CN114068594A

公开(公告)日：2022-02-18

申请号：CN202110858670.7

申请日：2021-07-28

Applicant: 力成科技股份有限公司

Inventor： 张简上煜 ,  徐宏欣

IPC: H01L27/146

Abstract: 本发明提供一种封装结构及其制造方法，所述封装结构包括第一芯片、第二芯片、模封体、阻挡结构、透光片、导电连接件、线路层以及导电端子。第一芯片包括第一有源面。第一有源面具有感测区。第二芯片以其第二背面面向第一芯片的方式配置。模封体覆盖第二芯片。模封体具有第一模封面及第二模封面。阻挡结构位于第一模封面上且暴露出感测区。透光片位于阻挡结构上。导电连接件贯穿模封体。线路层位于第二模封面上。第一芯片经由导电连接件及线路层电连接第二芯片。导电端子配置于线路层上。

公开(公告)号：CN113130464A

公开(公告)日：2021-07-16

申请号：CN202010212009.4

申请日：2020-03-24

Applicant: 力成科技股份有限公司

Inventor： 张简上煜 ,  林南君 ,  徐宏欣

IPC: H01L25/16 ,  H01L25/18 ,  H01L23/535 ,  H01L23/31 ,  H01L21/98

Abstract: 本发明提供一种封装结构及其制造方法，所述封装结构包括桥接芯片、硅穿孔芯片、第一模封体、第一有源芯片、第二有源芯片、第二模封体以及重布线路结构。第一模封体覆盖硅穿孔芯片及桥接芯片。第一有源芯片电连接于桥接芯片及硅穿孔芯片。第二有源芯片电连接于桥接芯片。第二模封体覆盖第一有源芯片及第二有源芯片。重布线路结构电连接于硅穿孔芯片。硅穿孔芯片位在第一有源芯片及重布线路结构之间。

公开(公告)号：CN112897449A

公开(公告)日：2021-06-04

申请号：CN202010666748.0

申请日：2020-07-13

Applicant: 力成科技股份有限公司

Inventor： 林南君 ,  徐宏欣 ,  张简上煜 ,  张文雄

IPC: B81B7/00 ,  B81B7/02 ,  B81C1/00 ,  B81C3/00

Abstract: 本发明提供一种半导体封装，包括多个第一芯片、多个硅穿孔、至少一绝缘体、第一电路结构以及第一密封体。第一芯片电性连接至多个硅穿孔且包括具有传感区的第一有源面、第一背面以及从第一背面朝向第一有源面延伸的多个通孔。绝缘体配置于第一芯片的第一有源面上。第一电路结构配置于第一芯片的第一背面上且电性连接至多个硅穿孔。第一封装体侧向包封第一芯片。一种半导体封装的制造方法亦被提出。

公开(公告)号：CN111599768A

公开(公告)日：2020-08-28

申请号：CN201910893394.0

申请日：2019-09-20

Applicant: 力成科技股份有限公司

Inventor： 徐宏欣 ,  林南君 ,  张简上煜

IPC: H01L23/31 ,  H01L23/538 ,  H01L25/065 ,  H01L21/56 ,  H01L21/60

Abstract: 本发明提供一种半导体封装及其制造方法。半导体封装包括分别布置的第一和第二有源管芯、至少横向密封第一和第二有源管芯的绝缘包封体、设置在绝缘包封体及第一和第二有源管芯上的重布线层、以及设置在重布线层上并延伸超过第一和第二有源管芯之间的间隙的细间距管芯。细间距管芯具有与第一和第二有源管芯不同的功能。细间距管芯的管芯连接件通过重布线层的第一导电路径连接到第一有源管芯的导电特征。第一导电路径的第一连接长度基本上等于细间距管芯的管芯连接件与第一有源管芯的导电特征之间的最短距离。

公开(公告)号：CN109841606A

公开(公告)日：2019-06-04

申请号：CN201811423732.6

申请日：2018-11-27

Applicant: 力成科技股份有限公司

Inventor： 张简上煜 ,  徐宏欣 ,  林南君

IPC: H01L25/18 ,  H01L23/31 ,  H01L21/98

Abstract: 本发明提供一种封装结构包括重布线路结构、晶粒、至少一连接模块、第一绝缘密封体、堆叠芯片以及第二绝缘密封体。晶粒配置并电性连接至重布线路结构。连接模块配置于重布线路结构上。连接模块包括保护层以及嵌入保护层中的多个导电条。第一绝缘密封体密封晶粒与连接模块。堆叠芯片配置于第一绝缘密封体与晶粒上。堆叠芯片电性连接至连接模块。第二绝缘密封体密封堆叠芯片。还提供一种封装结构的制造方法。

公开(公告)号：CN109841603A

公开(公告)日：2019-06-04

申请号：CN201811423713.3

申请日：2018-11-27

Applicant: 力成科技股份有限公司

Inventor： 张简上煜 ,  徐宏欣 ,  林南君

IPC: H01L25/065 ,  H01L23/48 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明提供一种封装结构及其制造方法，封装结构包括重布线路结构、晶粒、多个导电结构、第一绝缘密封体、芯片堆叠体以及第二绝缘密封体。晶粒配置在重布线路结构上且电性连接至重布线路结构。导电结构位于重布线路结构上且电性连接至重布线路结构。这些导电结构环绕晶粒。第一绝缘密封体包覆晶粒及导电结构。第一绝缘密封体包括暴露出多个导电结构的顶表面的多个开口。芯片堆叠体配置在第一绝缘密封体与晶粒上。芯片堆叠体电性连接至多个导电结构。第二绝缘密封体包覆芯片堆叠体。

公开(公告)号：CN108321128A

公开(公告)日：2018-07-24

申请号：CN201810051690.1

申请日：2018-01-16

Applicant: 力成科技股份有限公司

Inventor： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC: H01L23/31 ,  H01L23/48 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L21/486 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/19 ,  H01L24/25 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/96 ,  H01L25/50 ,  H01L2221/68331 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/24145 ,  H01L2224/25171 ,  H01L2224/2518 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73209 ,  H01L2224/73215 ,  H01L2224/73217 ,  H01L2224/73259 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2924/00

Abstract: 一种封装结构及其制造方法，所述封装结构包括第一重布线路层、第二重布线路层、晶粒、多个导电柱以及晶粒堆叠结构。第一重布线路层具有第一表面以及相对于第一表面的第二表面。第二重布线路层位于第一表面上。晶粒位于第一重布线路层与第二重布线路层之间，并且具有主动面以及相对于主动面的后表面。主动面黏着于第一表面，且晶粒电连接至第一重布线路层。导电柱位于并电连接至第一重布线路层与第二重布线路层之间。晶粒堆叠结构接合在第二重布线路层上。