公开(公告)号：CN101765905B

公开(公告)日：2012-07-18

申请号：CN200780053807.X

申请日：2007-05-15

Applicant: 佳能安内华股份有限公司

Inventor： 清野拓哉 ,  池本学 ,  伊达大树

IPC: H01L21/316 ,  H01L21/304 ,  H01L29/78

CPC classification number: H01L21/28229 ,  C23C14/02 ,  C23C14/165 ,  C23C14/5853 ,  H01L21/02046 ,  H01L21/02049 ,  H01L21/31645 ,  H01L29/517 ,  Y10S438/906

Abstract: HfO等的介电绝缘膜由包括以下的方法形成：暴露半导体基板表面上的氟自由基，清洁该基板表面，用氟自由基或氢化物(SiH4等)进行氢封端处理，用Hf等溅射和进行氧化/氮化。这些步骤在不将基板暴露于大气下进行，因此使得可以获得具有滞后小的C-V曲线并且实现具有有利器件特性的MOS-FET。

公开(公告)号：CN101986421A

公开(公告)日：2011-03-16

申请号：CN201010240749.5

申请日：2010-07-27

Applicant: 佳能安内华股份有限公司

Inventor： 清野拓哉 ,  中川隆史 ,  北野尚武 ,  辰巳彻

IPC: H01L21/314 ,  H01L21/283 ,  H01L21/02 ,  H01L21/336

CPC classification number: H01L21/823857 ,  C23C14/0641 ,  C23C14/185 ,  C23C14/5806 ,  C23C14/5893 ,  H01L21/02148 ,  H01L21/02244 ,  H01L21/02266 ,  H01L21/02337 ,  H01L21/02356 ,  H01L21/28185 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/516

Abstract: 本发明涉及介电膜、使用该介电膜的半导体器件的制造方法和半导体制造设备。提供制造具有高介电常数的介电膜的方法。在本发明的实施方案中，在基板上形成HfN/Hf层压膜，其上形成薄氧化硅膜，通过退火处理制造由Hf、Si、O和N的混合物制成的金属氮化物介电膜。根据本发明，可以(1)降低EOT，(2)降低漏电流至Jg＝1.0×10-1A/cm2以下，(3)抑制由固定电荷产生所引起的滞后，和(4)即使进行700℃以上的热处理也防止EOT增加，并获得优良耐热性。

公开(公告)号：CN107078031A

公开(公告)日：2017-08-18

申请号：CN201580052175.X

申请日：2015-07-09

Applicant: 佳能安内华股份有限公司

Inventor： 醍醐佳明 ,  清野拓哉 ,  大塚喜隆 ,  牧田裕之 ,  石桥奏太朗 ,  山中和人

IPC: H01L21/203 ,  C23C14/34 ,  H01L33/32

Abstract: 本发明提供一种能够通过溅射法制作+c极性的外延膜的成膜方法、成膜装置。本发明的一个实施方式为一种成膜方法，针对被加热器加热至规定温度的外延生长用基板通过溅射法来使具有纤锌矿型结构的半导体膜外延生长，该成膜方法具有以下的工序。首先，以上述基板与加热器分离规定距离地进行配置的方式，将上述基板配置于具有加热器的基板保持部。接着，一边调整上述基板保持部的阻抗一边在上述基板上形成具有纤锌矿型结构的半导体膜的外延膜。

公开(公告)号：CN101919030B

公开(公告)日：2012-07-04

申请号：CN200880120934.1

申请日：2008-09-19

Applicant: 佳能安内华股份有限公司

Inventor： 清野拓哉 ,  池本学 ,  真下公子

IPC: H01L21/304

CPC classification number: H01L21/02049 ,  H01J37/32091 ,  H01J37/3244 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/0262 ,  H01L21/02658 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/67196 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66651

Abstract: 本发明提供基板清洗设备及方法、在MOS结构中形成栅极绝缘膜的方法，等离子体形成室具有高频施加电极，其具有通孔，比值V2/V1被设定在0.01至0.8的范围，V1是高频施加电极的包括通孔在内的总体积，V2是通孔的总体积；等离子体约束电极板具有自由基导入孔和处理气体导入孔，等离子体约束电极板配置成与基板保持件的基板支撑面相面对且被电接地，自由基导入孔配置成允许等离子体中的中性自由基通过该孔而进入基板清洗处理室中，同时阻止等离子体中的带电粒子通过该孔，处理气体经由处理气体导入孔导入到基板清洗处理室中，从等离子体约束电极板的表面朝向放置于基板保持件的基板的表面导入自由基和处理气体，以对基板进行清洗。

公开(公告)号：CN101986421B

公开(公告)日：2013-08-28

申请号：CN201010240749.5

申请日：2010-07-27

Applicant: 佳能安内华股份有限公司

Inventor： 清野拓哉 ,  中川隆史 ,  北野尚武 ,  辰巳彻

IPC: H01L21/314 ,  H01L21/283 ,  H01L21/02 ,  H01L21/336

CPC classification number: H01L21/823857 ,  C23C14/0641 ,  C23C14/185 ,  C23C14/5806 ,  C23C14/5893 ,  H01L21/02148 ,  H01L21/02244 ,  H01L21/02266 ,  H01L21/02337 ,  H01L21/02356 ,  H01L21/28185 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/516

Abstract: 本发明涉及介电膜、使用该介电膜的半导体器件的制造方法和半导体制造设备。提供制造具有高介电常数的介电膜的方法。在本发明的实施方案中，在基板上形成HfN/Hf层压膜，其上形成薄氧化硅膜，通过退火处理制造由Hf、Si、O和N的混合物制成的金属氮化物介电膜。根据本发明，可以(1)降低EOT，(2)降低漏电流至Jg＝1.0×10-1A/cm2以下，(3)抑制由固定电荷产生所引起的滞后，和(4)即使进行700℃以上的热处理也防止EOT增加，并获得优良耐热性。

公开(公告)号：CN101919030A

公开(公告)日：2010-12-15

申请号：CN200880120934.1

申请日：2008-09-19

Applicant: 佳能安内华股份有限公司

Inventor： 清野拓哉 ,  池本学 ,  真下公子

IPC: H01L21/304

CPC classification number: H01L21/02049 ,  H01J37/32091 ,  H01J37/3244 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/0262 ,  H01L21/02658 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/67196 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66651

Abstract: 当由等离子体产生的自由基经由形成于将等离子体形成室(108)与处理室分隔开的分隔板上的多个孔(111)而被导入到处理室时，自由基与单独被导入到处理室中的处理气体混合，抑制自由基的激发能，由此能够以高的Si选择性进行基板表面处理，这能够在不使基板表面的平坦性劣化的情况下进行去除自然氧化膜和有机物的表面处理。等离子体中的自由基经由等离子体分离用的等离子体约束电极板(110)的自由基通过孔(111)被导入到处理室，处理气体被导入到处理室(121)以与处理室中的自由基混合，然后由自由基和处理气体的混合气体清洗基板表面。

公开(公告)号：CN101971298A

公开(公告)日：2011-02-09

申请号：CN200780102156.9

申请日：2007-11-02

Applicant: 佳能安内华股份有限公司

Inventor： 清野拓哉 ,  池本学 ,  真下公子

IPC: H01L21/304

CPC classification number: H01L21/02049 ,  H01J37/32091 ,  H01J37/3244 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/0262 ,  H01L21/02658 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/67196 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66651

Abstract: 本发明提供一种表面处理设备，其中，尽管经由导入孔向处理室供给在等离子体生成室中生成的HF衍生自由基并且在自由基导入孔附近供给作为处理气体的HF气体分子、从而抑制激发能量并由此提高Si的选择性以去除自然氧化膜的干法处理，但可以实现能够实现与要求高温处理的湿法清洗等同的良好表面平坦性的表面处理，并且可以在表面处理后的基板上生长Si单晶膜。在Si单晶膜形成之后的基板的表面上，氧和碳等的杂质的量少。在Si单晶膜生长表面上溅射Hf等，之后进行氧化和硝化以形成HfO绝缘膜等的介电绝缘膜。然后形成金属电极膜。在未使基板暴露至空气的情况下执行这些步骤，界面上的杂质吸附被抑制，并且可以提供滞后小的C-V曲线。因此，在MOS-FET中，可以实现良好的器件特性。

公开(公告)号：CN101689489A

公开(公告)日：2010-03-31

申请号：CN200880001348.5

申请日：2008-05-30

Applicant: 佳能安内华股份有限公司

Inventor： 清野拓哉 ,  池本学 ,  真下公子

IPC: H01L21/28 ,  H01L21/285 ,  H01L21/304

CPC classification number: H01L29/665 ,  H01J37/32091 ,  H01J37/3244 ,  H01L21/02049 ,  H01L21/02057 ,  H01L21/28518 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 经由导入孔将等离子体生成室中的自由基供给到处理室，并且从自由基导入孔附近供给作为处理气体的HF气体。去除掺有杂质的IV族半导体的基板表面的自然氧化膜，并且具有等于湿清洁的良好的表面粗糙度。对表面处理后的基板沉积金属材料，并且进行通过热处理的金属硅化物形成，在这些处理期间，基板不暴露于大气，并且获得了等于或优于湿处理的良好的接触电阻。

公开(公告)号：CN107078031B

公开(公告)日：2020-09-11

申请号：CN201580052175.X

申请日：2015-07-09

Applicant: 佳能安内华股份有限公司

Inventor： 醍醐佳明 ,  清野拓哉 ,  大塚喜隆 ,  牧田裕之 ,  石桥奏太朗 ,  山中和人

IPC: H01L21/203 ,  C23C14/34 ,  H01L33/32

Abstract: 本发明提供一种能够通过溅射法制作+c极性的外延膜的成膜方法、成膜装置。本发明的一个实施方式为一种成膜方法，针对被加热器加热至规定温度的外延生长用基板通过溅射法来使具有纤锌矿型结构的半导体膜外延生长，该成膜方法具有以下的工序。首先，以上述基板与加热器分离规定距离地进行配置的方式，将上述基板配置于具有加热器的基板保持部。接着，一边调整上述基板保持部的阻抗一边在上述基板上形成具有纤锌矿型结构的半导体膜的外延膜。

公开(公告)号：CN104885245B

公开(公告)日：2017-06-13

申请号：CN201380067306.2

申请日：2013-09-04

Applicant: 佳能安内华股份有限公司

Inventor： 清野拓哉 ,  西村和正 ,  奥山博基 ,  大谷裕一 ,  室冈勇太 ,  岛根由光

IPC: H01L43/12 ,  H01L21/316 ,  H01L21/8246 ,  H01L27/105 ,  H01L43/08

CPC classification number: H01L43/12 ,  H01L21/02104 ,  H01L21/02205 ,  H01L21/0226 ,  H01L21/02263 ,  H01L21/02271 ,  H01L21/02436 ,  H01L21/28061 ,  H01L37/00 ,  H01L41/20 ,  H01L43/08 ,  H01L43/10

Abstract: 本发明提供一种磁阻效果元件的制造方法，所述磁阻效果元件当在金属氧化物的隧道势垒层的形成期间改进生产量的同时使金属氧化时，能够降低金属的升华。本发明的实施方案为磁阻效果元件的制造方法，其中所述方法包括隧道势垒层的形成步骤。隧道势垒层的形成步骤包括膜形成步骤和氧化步骤。在膜形成步骤中，在基板上形成金属膜，和在氧化步骤中，使金属膜进行氧化处理。在氧化步骤中，将Mg形成的基板保持在其中进行氧化处理的处理容器内的基板保持件上，在Mg不升华的温度下将氧气导入至处理容器内，将氧气供给至基板，并且在氧气导入后加热基板。