-
公开(公告)号：CN111952150B
公开(公告)日：2023-06-20
申请号：CN202010677512.7
申请日：2015-12-07
Applicant: 住友电气工业株式会社
IPC: H01L21/02 , H01L29/20 , H01L29/34 , B24B37/08 , B24B37/10 , B24B57/02 , C30B25/20 , C30B29/40 , C30B33/00 , G01B5/28 , G01Q60/24 , H01L33/00 , C30B11/00
Abstract: 一种磷化铟衬底和制造磷化铟衬底的方法。磷化铟衬底具有第一和第二主表面；第一主表面在中心位置处具有表面粗糙度Ra1，在四个位置处具有表面粗糙度Ra2至Ra5，四个位置沿第一主表面的外边缘等距地布置且位于从外边缘向内5mm的距离处，表面粗糙度Ra1至Ra5的平均值m1是0.4nm或更小并且标准偏差σ1是平均值m1的10％或更小；第二主表面在中心位置处具有表面粗糙度Ra6，在四个位置处具有表面粗糙度Ra7至Ra10，四个位置沿第二主表面的外边缘等距地布置且位于从外边缘向内5mm的距离处，表面粗糙度Ra6至Ra10的平均值m2是大于0.4nm且3nm或更小并且标准偏差σ2是平均值m2的10％或更小。
-
公开(公告)号：CN110234801A
公开(公告)日：2019-09-13
申请号：CN201880009481.9
申请日：2018-05-01
Applicant: 住友电气工业株式会社
Abstract: 一种作为III-V族化合物半导体基板的磷化铟基板，其在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子或者以20个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。一种作为带有外延层的III-V族化合物半导体基板的带有外延层的InP基板，其包含上述InP基板和设置在所述InP基板的主表面上的外延层，并且在所述外延层具有0.3μm的厚度的情况下在主表面上以10个缺陷/cm2以下的量包含圆当量直径为0.24μm以上的LPD或者以30个缺陷/cm2以下的量包含圆当量直径为0.136μm以上的LPD。由此，提供一种III-V族化合物半导体基板和一种带有外延层的III-V族化合物半导体基板，所述III-V族化合物半导体基板和所述带有外延层的III-V族化合物半导体基板能够减少生长在主表面上的外延层的缺陷。
-
公开(公告)号：CN111952150A
公开(公告)日：2020-11-17
申请号：CN202010677512.7
申请日：2015-12-07
Applicant: 住友电气工业株式会社
IPC: H01L21/02 , H01L29/20 , H01L29/34 , B24B37/08 , B24B37/10 , B24B57/02 , C30B25/20 , C30B29/40 , C30B33/00 , G01B5/28 , G01Q60/24 , H01L33/00 , C30B11/00
Abstract: 一种磷化铟衬底和制造磷化铟衬底的方法。磷化铟衬底具有第一和第二主表面；第一主表面在中心位置处具有表面粗糙度Ra1，在四个位置处具有表面粗糙度Ra2至Ra5，四个位置沿第一主表面的外边缘等距地布置且位于从外边缘向内5mm的距离处，表面粗糙度Ra1至Ra5的平均值m1是0.4nm或更小并且标准偏差σ1是平均值m1的10％或更小；第二主表面在中心位置处具有表面粗糙度Ra6，在四个位置处具有表面粗糙度Ra7至Ra10，四个位置沿第二主表面的外边缘等距地布置且位于从外边缘向内5mm的距离处，表面粗糙度Ra6至Ra10的平均值m2是大于0.4nm且3nm或更小并且标准偏差σ2是平均值m2的10％或更小。
-
公开(公告)号：CN107112201A
公开(公告)日：2017-08-29
申请号：CN201580073159.9
申请日：2015-12-07
Applicant: 住友电气工业株式会社
Abstract: 提供了磷化铟衬底、检查磷化铟衬底的方法和制造磷化铟衬底的方法，通过该制造磷化铟衬底的方法，致使所述衬底上生长的外延膜优异地均匀，由此允许提高使用该外延膜形成的外延晶片的PL特性和电特性的改进。磷化铟衬底具有第一主表面和第二主表面。该磷化铟衬底在第一主表面上的中心位置处具有表面粗糙度Ra1而在四个位置处具有表面粗糙度Ra2、Ra3、Ra4和Ra5，这四个位置沿着第一主表面的外边缘等距地布置并且位于从外边缘向内5mm的距离处。表面粗糙度Ra1、Ra2、Ra3、Ra4和Ra5的平均值m1是0.5nm或更小，并且表面粗糙度Ra1、Ra2、Ra3、Ra4和Ra5的标准偏差σ1是0.2nm或更小。
-
公开(公告)号：CN107039516A
公开(公告)日：2017-08-11
申请号：CN201611005643.0
申请日：2012-05-09
Applicant: 住友电气工业株式会社
IPC: H01L29/778 , H01L21/02 , H01L21/335 , H01L29/20
Abstract: 本发明涉及化合物半导体衬底。本发明的目的在于提供化合物半导体衬底及其表面处理方法，其中，即使在将处理过的衬底长时间储存之后，也不会出现电阻值异常。即使将所述化合物半导体衬底长时间储存且然后在其上形成外延膜，也不会出现电特性异常。根据本发明的半导体衬底为如下化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖；或者如下化合物半导体衬底，其至少一个主表面被镜面抛光，其中，在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm‑3以下。
-
Patent Agency Ranking
公开(公告)号：CN110114518B
公开(公告)日：2021-03-02
申请号：CN201780080692.7
申请日：2017-05-26
Applicant: 住友电气工业株式会社
IPC: C30B29/38 , H01L21/304 , H01L21/306
Abstract: 本发明公开了一种具有第一表面的GaAs衬底。存在于所述第一表面中的长径0.16μm以上的粒子在每cm2所述第一表面中的数量和存在于第二表面中的长径0.16μm以上的损伤在每cm2第二表面中的数量的总和为小于或等于2.1，所述第二表面通过在深度方向上腐蚀所述第一表面0.5μm而形成。
-
公开(公告)号：CN107039516B
公开(公告)日：2020-07-10
申请号：CN201611005643.0
申请日：2012-05-09
Applicant: 住友电气工业株式会社
IPC: H01L29/778 , H01L21/02 , H01L21/335 , H01L29/20
Abstract: 本发明涉及化合物半导体衬底。本发明的目的在于提供化合物半导体衬底及其表面处理方法，其中，即使在将处理过的衬底长时间储存之后，也不会出现电阻值异常。即使将所述化合物半导体衬底长时间储存且然后在其上形成外延膜，也不会出现电特性异常。根据本发明的半导体衬底为如下化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖；或者如下化合物半导体衬底，其至少一个主表面被镜面抛光，其中，在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm‑3以下。
-
公开(公告)号：CN103460349A
公开(公告)日：2013-12-18
申请号：CN201280014248.2
申请日：2012-05-09
Applicant: 住友电气工业株式会社
IPC: H01L21/304
CPC classification number: H01L21/02052 , H01L29/20 , H01L29/66462 , H01L29/7787
Abstract: 本发明的目的在于提供化合物半导体衬底及其表面处理方法，其中，即使在将处理过的衬底长时间储存之后，也不会出现电阻值异常。即使将所述化合物半导体衬底长时间储存且然后在其上形成外延膜，也不会出现电特性异常。根据本发明的半导体衬底为如下化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖；或者如下化合物半导体衬底，其至少一个主表面被镜面抛光，其中，在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm-3以下。
-
公开(公告)号：CN112838122A
公开(公告)日：2021-05-25
申请号：CN202011621874.0
申请日：2018-05-01
Applicant: 住友电气工业株式会社
Abstract: 本发明涉及III‑V族化合物半导体基板和带有外延层的III‑V族化合物半导体基板。所述III‑V族化合物半导体基板为磷化铟基板，其在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子。所述带有外延层的III‑V族化合物半导体基板包含上述III‑V族化合物半导体基板和设置在所述III‑V族化合物半导体基板的主表面上的外延层，并且在所述外延层具有0.3μm的厚度的情况下在所述主表面上以10个缺陷/cm2以下的量包含圆当量直径为0.24μm以上的光点缺陷。所述III‑V族化合物半导体基板能够减少生长在其主表面上的外延层的缺陷。
-
公开(公告)号：CN110234801B
公开(公告)日：2021-01-12
申请号：CN201880009481.9
申请日：2018-05-01
Applicant: 住友电气工业株式会社
Abstract: 一种作为III‑V族化合物半导体基板的磷化铟基板，其在主表面上以0.22个粒子/cm2以下的量包含粒度为0.19μm以上的粒子或者以20个粒子/cm2以下的量包含粒度为0.079μm以上的粒子。一种作为带有外延层的III‑V族化合物半导体基板的带有外延层的InP基板，其包含上述InP基板和设置在所述InP基板的主表面上的外延层，并且在所述外延层具有0.3μm的厚度的情况下在主表面上以10个缺陷/cm2以下的量包含圆当量直径为0.24μm以上的LPD或者以30个缺陷/cm2以下的量包含圆当量直径为0.136μm以上的LPD。由此，提供一种III‑V族化合物半导体基板和一种带有外延层的III‑V族化合物半导体基板，所述III‑V族化合物半导体基板和所述带有外延层的III‑V族化合物半导体基板能够减少生长在主表面上的外延层的缺陷。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.019 seconds)
