-
公开(公告)号：CN116266533A
公开(公告)日：2023-06-20
申请号：CN202211607496.X
申请日：2022-12-14
IPC: H01L21/304 , H01L21/78 , H01L21/04 , H01L21/335 , H01L21/336 , B24B1/00 , B28D5/00
Abstract: 在半导体器件的制造方法中，制备由比硅硬的半导体材料制成的并且具有彼此相反的第一表面(30a)和第二表面(30b)的半导体晶圆，通过研磨半导体晶圆的第二表面形成粗化层(32)，将刀片按压粗化层以在半导体晶圆的表面层中形成竖直裂纹(C)，在形成竖直裂纹后去除粗化层，在半导体晶圆的形成竖直裂纹的后表面(30c)上形成后表面电极(33)，以及在形成后表面电极后，按压半导体晶圆的第一表面并以竖直裂纹为起始点将半导体晶圆裂开成多片。
-
公开(公告)号：CN116130416A
公开(公告)日：2023-05-16
申请号：CN202211382946.X
申请日：2022-11-07
IPC: H01L21/78 , H01L29/06 , H01L29/16 , H01L21/336 , H01L29/78
Abstract: 碳化硅半导体装置包括碳化硅半导体层(2)和侧硅化物层(42)。碳化硅半导体层包括碳化硅单晶，并且具有主表面(2a)、与主表面相反的后表面(2b)以及连接主表面与后表面并由解理面形成的侧表面(2c)。碳化硅半导体层还包括改性层(21)。改性层形成侧表面的位于后表面附近的一部分，并且具有与碳化硅单晶的原子排列结构不同的碳化硅原子排列结构。侧硅化物层包括金属硅化物，其是金属元素和硅的化合物。侧硅化物层设置在碳化硅半导体层的侧表面上并且与改性层相邻。
-
公开(公告)号：CN117476583A
公开(公告)日：2024-01-30
申请号：CN202310922683.5
申请日：2023-07-26
Applicant: 株式会社电装 , 丰田自动车株式会社 , 未来瞻科技株式会社 , 三星钻石工业股份有限公司
IPC: H01L23/482 , H01L21/60 , H01L21/78
Abstract: 本发明提供半导体装置及其制造方法。半导体装置具备半导体基板和在半导体基板的表面设置的金属层。金属层具有第1金属层和将第1金属层的表面覆盖且与第1金属层相比焊料浸润性高的第2金属层。第2金属层在金属层的主表面露出。第1金属层在金属层的侧面露出。在金属层的主表面设有突起部。突起部以沿着主表面的外周缘绕一圈的方式延伸。
-
公开(公告)号：CN116230646A
公开(公告)日：2023-06-06
申请号：CN202211540672.2
申请日：2022-12-02
Abstract: 一种半导体器件，包括半导体衬底(1)、端部区(130)和有源区(110)。所述端部区位于所述半导体衬底的上方，具有框架形状，并且在划线处理中与刀片接触。所述有源区被所述端部区包围并且被配置为用作主电流的路径。所述端部区在所述端部区的最外表面上具有应力松弛膜(20)。
-
公开(公告)号：CN114496885A
公开(公告)日：2022-05-13
申请号：CN202111245518.8
申请日：2021-10-26
IPC: H01L21/683
Abstract: 一种制造芯片形成晶片的方法，包括：在碳化硅晶片(1)的第一主表面(1a)上形成外延膜(2)，以提供具有与外延膜相邻的一侧(20a)和另一侧(20b)的加工晶片(20)；将激光束(L)从加工晶片的另一侧照射到加工晶片中，以便沿加工晶片的表面方向形成变质层(23)；以及以变质层作为边界将加工晶片分离成具有加工晶片的所述一侧的芯片形成晶片(50)和具有加工晶片的所述另一侧的再循环晶片(60)。加工晶片在加工晶片的外边缘部分具有斜面部分(21)，并且在斜面部分中所述另一侧的面积大于所述一侧的面积。
-
Patent Agency Ranking
公开(公告)号：CN108292668A
公开(公告)日：2018-07-17
申请号：CN201680060502.0
申请日：2016-09-16
IPC: H01L29/417 , H01L29/66 , H01L29/739 , H01L29/78
CPC classification number: H01L29/7813 , H01L23/3192 , H01L29/1095 , H01L29/417 , H01L29/41741 , H01L29/66068 , H01L29/66348 , H01L29/66734 , H01L29/7397
Abstract: 提供了一种制造半导体器件的方法，其包括形成层间绝缘。层间绝缘膜包括第一绝缘层和第二绝缘层。所述第一绝缘层覆盖每个栅极电极的上表面。所述第二绝缘层位于所述第一绝缘层上。在所述层间绝缘膜中沟槽之间的位置处设置有接触孔。然后，在低于所述第一绝缘层的软化温度且高于所述第二绝缘层的软化温度的温度下加热所述层间绝缘膜，以使所述第二绝缘层的表面成为曲面，从而使得所述第二绝缘层的端部的表面从对应的接触孔起倾斜，以便朝向对应的沟槽的中央向上移位。
-
公开(公告)号：CN108133881A
公开(公告)日：2018-06-08
申请号：CN201711159927.X
申请日：2017-11-20
Applicant: 丰田自动车株式会社
CPC classification number: H01L29/47 , H01L21/0465 , H01L21/0495 , H01L21/28537 , H01L21/28581 , H01L29/0619 , H01L29/1608 , H01L29/6606 , H01L29/66143 , H01L29/872 , H01L21/02 , H01L21/68
Abstract: 本发明提供一种半导体装置的制造方法，能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中，在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中，在对负载锁定室和成膜室进行了减压的状态下，反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中，从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中，使表面电极与主半导体晶片进行肖特基接触。
-
公开(公告)号：CN112242451B
公开(公告)日：2023-10-20
申请号：CN202010678491.0
申请日：2020-07-15
Applicant: 株式会社电装
IPC: H01L29/872 , H01L29/47
Abstract: 一种半导体器件，包括：肖特基二极管；半导体基板(10)，其包括第一表面(10a)和与第一表面相反的第二表面(10b)；肖特基电极(30)，其放置在第一表面上并且与半导体基板肖特基接触；放置在肖特基电极上的第一电极(50)；和第二电极(70)，其被放置在第二表面上并连接到半导体基板。肖特基电极由柱状晶体的金属材料制成。在所述肖特基电极的至少一部分区域中，所述肖特基电极上的碳含量小于6×1019cm‑3。
-
公开(公告)号：CN112242451A
公开(公告)日：2021-01-19
申请号：CN202010678491.0
申请日：2020-07-15
Applicant: 株式会社电装
IPC: H01L29/872 , H01L29/47
Abstract: 一种半导体器件，包括：肖特基二极管；半导体基板(10)，其包括第一表面(10a)和与第一表面相反的第二表面(10b)；肖特基电极(30)，其放置在第一表面上并且与半导体基板肖特基接触；放置在肖特基电极上的第一电极(50)；和第二电极(70)，其被放置在第二表面上并连接到半导体基板。肖特基电极由柱状晶体的金属材料制成。在所述肖特基电极的至少一部分区域中，所述肖特基电极上的碳含量小于6×1019cm‑3。
-
公开(公告)号：CN108133881B
公开(公告)日：2021-10-15
申请号：CN201711159927.X
申请日：2017-11-20
Applicant: 株式会社电装
Abstract: 本发明提供一种半导体装置的制造方法，能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中，在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中，在对负载锁定室和成膜室进行了减压的状态下，反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中，从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中，使表面电极与主半导体晶片进行肖特基接触。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.047 seconds)
