-
公开(公告)号：CN110622320B
公开(公告)日：2023-08-08
申请号：CN201880019440.8
申请日：2018-01-26
IPC: H01L29/78 , H01L21/336 , H01L29/12 , H01L29/861 , H01L29/868
Abstract: 半导体装置具备：半导体基板，具有上表面和下表面；上表面电极，设置在半导体基板的上表面；及下表面电极，设置在半导体基板的下表面。在俯视观察时，半导体基板具有包含半导体基板的中心的第一范围和位于第一范围与半导体基板的外周缘之间的第二范围。在第一范围和第二范围分别设置内置有体二极管的MOSFET结构。MOSFET结构在第一范围与第二范围之间互不相同，以使相对于相同电流密度的体二极管的正向电压在第一范围中比在第二范围中高。
-
公开(公告)号：CN114600251A
公开(公告)日：2022-06-07
申请号：CN202080075352.7
申请日：2020-10-14
Applicant: 株式会社电装
IPC: H01L29/06 , H01L29/16 , H01L29/78 , H01L21/336
Abstract: 具备电场缓和层(3)，该电场缓和层(3)包括第2导电型的第1区域(3a)和第2导电型的第2区域(3b)，上述第1区域(3a)形成在比沟槽(7)深的位置，上述第2区域(3b)以与沟槽的长度方向相同的方向作为长度方向并在多个沟槽之间分别与沟槽的侧面分离地配置，并且将第1区域和基底区域相连。此外，设为如下结构：通过离子注入构成第1区域和第2区域，并且构成由第1区域和第2区域重叠而得到的二重注入区域(3c)，在二重注入区域中具有第2杂质浓度的峰值。
-
公开(公告)号：CN109844954B
公开(公告)日：2022-05-10
申请号：CN201780062414.9
申请日：2017-09-26
Abstract: 一种半导体器件(10)，包括：半导体衬底(12)，所述半导体衬底(12)包括元件区域(20)和外周耐压区域(22)。所述外周耐压区域包括按照多种方式围住所述元件区域(20)的多个p型保护环(40)。所述保护环(40)中的每个保护环(40)包括高浓度区域(42)和低浓度区域(44)。最外侧保护环的低浓度区域包括位于所述最外侧保护环的高浓度区域的外周侧的第一部分(51x)。所述保护环的各个低浓度区域包括分别位于夹在多个高浓度区域中对应的两个相邻高浓度区域之间的范围内的各个第二部分(52)。所述第一部分在前表面上的宽度比所述第二部分在所述前表面上的宽度宽。
-
公开(公告)号：CN113614883A
公开(公告)日：2021-11-05
申请号：CN202080023863.4
申请日：2020-03-26
Applicant: 株式会社电装
IPC: H01L21/28 , H01L29/06 , H01L29/417 , H01L29/78 , H01L29/12 , H01L21/336
Abstract: 设单元部(1)中的在漂移层(12)与基体区域(13)的层叠方向上与保护膜(60)重叠的区域为第1单元部(1a)，设与第1单元部(1a)不同的区域为第2单元部(1b)，在第1单元部(1a)及第2单元部(1b)形成有栅极构造。并且，第1电极(20)中，设位于第1单元部(1a)的部位为第1部位(20a)，设位于第2单元部(1b)的部位为第2部位(20b)，设从半导体基板(10)的一面(100a)到第1电极(20)中的与一面(100a)相反侧的表面之间的长度为膜厚，第1部位(20a)具有膜厚比第2部位(20b)厚的部分。
-
公开(公告)号：CN107833921B
公开(公告)日：2021-06-18
申请号：CN201710665659.2
申请日：2017-08-07
IPC: H01L29/78 , H01L29/423 , H01L29/36 , H01L29/10 , H01L21/336
Abstract: 本发明涉及开关器件和制造开关器件的方法。开关器件包括半导体衬底；第一沟槽和第二沟槽；栅极绝缘层；和栅极电极。半导体衬底包括在延伸到第一沟槽和第二沟槽的底表面的区域中布置的第一导电类型的第一半导体区、第二导电类型的本体区、第一导电类型的第二半导体区、第二导电类型的第一底部半导体区和第二底部半导体区，以及从第一沟槽在从本体区的下端的深度到第一沟槽和第二沟槽的底表面的深度的深度范围内延伸以到达第二沟槽的第二导电类型的连接半导体区，所述连接半导体区接触所述第二半导体区，并且被连接到所述本体区以及所述第一底部半导体区和所述第二底部半导体区。
-
Patent Agency Ranking
公开(公告)号：CN112242451A
公开(公告)日：2021-01-19
申请号：CN202010678491.0
申请日：2020-07-15
Applicant: 株式会社电装
IPC: H01L29/872 , H01L29/47
Abstract: 一种半导体器件，包括：肖特基二极管；半导体基板(10)，其包括第一表面(10a)和与第一表面相反的第二表面(10b)；肖特基电极(30)，其放置在第一表面上并且与半导体基板肖特基接触；放置在肖特基电极上的第一电极(50)；和第二电极(70)，其被放置在第二表面上并连接到半导体基板。肖特基电极由柱状晶体的金属材料制成。在所述肖特基电极的至少一部分区域中，所述肖特基电极上的碳含量小于6×1019cm‑3。
-
公开(公告)号：CN111149213A
公开(公告)日：2020-05-12
申请号：CN201880056697.0
申请日：2018-08-29
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/205 , H01L21/336 , H01L29/12
Abstract: 第1导电型的源极区域(8)构成为，其第2导电型的基区(6)侧和其与源极电极(15)欧姆接触的表面侧相比杂质浓度低。例如，将源极区域(8)由设为较低浓度的第1源极区域(8a)和设为比其高浓度的第2源极区域(8b)构成。由此，能够减小负载短路时的饱和电流值，能够使SiC半导体装置的短路耐量提高。
-
公开(公告)号：CN109844954A
公开(公告)日：2019-06-04
申请号：CN201780062414.9
申请日：2017-09-26
Abstract: 一种半导体器件(10)，包括：半导体衬底(12)，所述半导体衬底(12)包括元件区域(20)和外周耐压区域(22)。所述外周耐压区域包括按照多种方式围住所述元件区域(20)的多个p型保护环(40)。所述保护环(40)中的每个保护环(40)包括高浓度区域(42)和低浓度区域(44)。最外侧保护环的低浓度区域包括位于所述最外侧保护环的高浓度区域的外周侧的第一部分(51x)。所述保护环的各个低浓度区域包括分别位于夹在多个高浓度区域中对应的两个相邻高浓度区域之间的范围内的各个第二部分(52)。所述第一部分在前表面上的宽度比所述第二部分在所述前表面上的宽度宽。
-
公开(公告)号：CN113826213B
公开(公告)日：2023-12-08
申请号：CN202080036895.8
申请日：2020-05-22
Applicant: 株式会社电装
Abstract: 通过用外延层构成源极区域(4)，减小基极区域(3)的厚度的不均，抑制阈值Vt的不均。此外，关于栅极沟槽(6)的侧面，在单元部(RC)的外侧，与单元部内的源极区域中的与基极区域相接的由外延层构成的部分相比，相对于衬底(1)的主表面的法线方向倾斜。由此，使得栅极绝缘膜单元部的外部也成为厚度较厚的厚膜部。(7)即使在单元部内成为厚度较薄的薄膜部，在
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.02 seconds)
