-
公开(公告)号：CN116029242B
公开(公告)日：2025-04-04
申请号：CN202211667431.4
申请日：2022-12-23
Applicant: 中国科学院计算技术研究所
IPC: G06F30/343 , G06F15/173
Abstract: 本发明提出一种云原生的硬件逻辑仿真FPGA加速方法和系统，包括：基于松耦合FPGA集群构建硬件逻辑仿真加速平台，将每个FPGA节点划分为用于承载加速平台提供功能的静态逻辑区和多个具有相同逻辑资源规模用于承载待仿真目标逻辑电路的动态逻辑区；配套的定制化工具可获取当前加速平台每个租户的待仿真硬件设计，并插入仿真控制电路；配套工具可生成可部署于若干动态逻辑区的FPGA配置文件；运行于FPGA节点内紧耦合集成处理器上的仿真软件，控制FPGA节点上的硬件设计的运行，每个FPGA节点动态逻辑区产生仿真数据，将FPGA节点电路内部的状态数据作为仿真结果回传给租户；同时通过各FPGA节点静态逻辑区与其他FPGA节点的进行仿真数据交互，以便支持大规模逻辑电路仿真运行。
-
公开(公告)号：CN119415252A
公开(公告)日：2025-02-11
申请号：CN202411445102.4
申请日：2024-10-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种软硬件结合的内存访问模式分析方法和装置，包括：获取用于执行应用程序的硬件平台，查询硬件平台中性能计数器的事件类型列表，得到性能硬件计数器支持的事件类型集；根据事件类型集，调用硬件平台的系统接口获取事件编码；根据预设的事件采集阈值和采集频率，使用系统接口配置硬件采集机制；在硬件平台中分配用于存储事件数据的存储空间；硬件平台运行硬件采集机制，按照事件采集阈值和采集频率，采集应用程序访问内存时产生的事件数据，并将其写入存储空间；当存储空间内事件数量达到设定值后，内存分析工具处理存储空间内的事件数据，计算访问地址之间的步长，通过步长和地址访问频率确定应用程序的内存访问模式。
-
公开(公告)号：CN115834730A
公开(公告)日：2023-03-21
申请号：CN202211297057.3
申请日：2022-10-21
Applicant: 中国科学院计算技术研究所
IPC: H04L69/163 , H04L47/6275
Abstract: 本发明提出一种支持优先级乱序的TCP数据包收发方法，包括：接收到数据包后，将高优先级接收数据包放入第一处理队列，将低优先级接收数据包放入第二处理队列；由TCP协议栈将该高优先级接收数据包放入第一接缓冲区区，通知上层应用立即进行接收处理，并将该低优先级接收数据包低放入第二接收缓冲区，等待该上层应用处理；拟对外发送数据时，将高优先级发送数据包放入第一发送缓冲区，将低优先级发送数据包放入第二发送缓冲区，由TCP协议栈生成该高优先级发送数据包在先、该低优先级发送数据包在后的发送顺序进行数据发送。本发明还提出一种支持优先级乱序的TCP数据包收发系统，以及一种用于实现TCP数据包收发的数据处理装置。
-
公开(公告)号：CN108231109B
公开(公告)日：2021-01-29
申请号：CN201711433354.5
申请日：2014-06-09
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G11C11/406
Abstract: 本发明实施例提供了动态随机存取存储器DRAM的刷新方法、设备以及系统。获取DRAM的某一刷新单元的地址以及刷新单元的刷新信息，刷新单元为DRAM中进行一次刷新所包括的存储空间，刷新单元的刷新信息包括刷新单元的刷新周期；将刷新单元的地址以及刷新单元的刷新信息封装为DRAM访问请求，并通过DRAM访问请求将刷新单元的地址以及刷新单元的刷新信息写入到刷新数据空间，刷新数据空间为所述DRAM中预设的，用来存储DRAM中至少一个刷新单元的地址以及所述至少一个刷新单元的刷新信息的存储空间。上述方案可根据刷新单元的刷新信息进行针对性的刷新，解决采用统一周期进行刷新所带来的性能开销以及能耗开销比较大的问题。
-
公开(公告)号：CN110187832A
公开(公告)日：2019-08-30
申请号：CN201910419053.X
申请日：2014-05-21
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F3/06 , G06F12/0868 , G06F12/0871 , G06F12/121
Abstract: 本发明实施例提供了一种数据操作的方法、设备和系统，涉及计算机领域，以解决现有技术中CPU对块设备进行数据操作的效率低的问题。该方法包括：接收CPU发送的操作指令；当该操作指令为读指令时，读取该块设备中的第一数据块，并将该第一数据块中的待读取数据返回至CPU；当该操作指令为写指令时，将该写指令指示的待写入数据写入到缓存中，并将包括该待写入数据的第二数据块写入该块设备。该方法用于对块设备中的数据进行操作。
-
Patent Agency Ranking
公开(公告)号：CN110088740A
公开(公告)日：2019-08-02
申请号：CN201780059962.6
申请日：2017-09-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0873
Abstract: 本申请公开了一种非易失性内存NVM的持久化方法和计算设备，内存控制器关联的至少两个内存写指令集合中每个内存写指令集合配置有信用度值，介质控制器关联的至少两个介质写指令集合中每个介质写指令集合配置为信用度值，通过写指令的收发状态和执行状态变更信用度值，多个内存写指令集合各自对应的信用度值与介质控制器中设置的多个介质写指令集合各自对应的信用度值保持同步，内存控制器与介质控制器的信用度值保持同步后，能准确根据信用度值查询写指令是否完成持久化。同时，通过设置多个内存写指令集合，在持久化查询时能实现以内存写指令集合为粒度的局部阻塞，以提高内存控制器的并行处理效率。
-
公开(公告)号：CN104899159B
公开(公告)日：2019-07-23
申请号：CN201410080762.7
申请日：2014-03-06
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0882
CPC classification number: G06F12/1027 , G06F12/0802 , G06F12/0811 , G06F12/084 , G06F12/0842 , G06F12/0895 , G06F12/0897 , G06F12/1009 , G06F2212/1016 , G06F2212/152 , G06F2212/6042 , G06F2212/651 , G06F2212/653 , G06F2212/657
Abstract: 本发明实施例提供一种高速缓冲存储器Cache地址的映射处理方法和装置。该方法实施例包括获取处理核发送的访问地址所对应的物理地址，物理地址包括物理页面号PPN和页偏移；将物理地址映射成Cache地址，Cache地址依次包括Cache Set Index1、Cache Tag、Cache Set Index2，以及CacheBlock Offset；其中，位于高位的Cache Set Index1和位于低位的Cache SetIndex2共同组成Cache Set Index，且Cache Set Index1位于PPN的覆盖范围内。本发明各实施例通过将大页面PPN的某些位映射到Cache的Set Index中，因此可以被操作系统用来着色，满足同时使用大页面技术和页着色划分Cache技术的需求，并获得大页面和页着色划分Cache的性能提升。
-
公开(公告)号：CN105653476B
公开(公告)日：2019-04-05
申请号：CN201410635552.X
申请日：2014-11-12
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F13/16
Abstract: 本发明公开了一种数据处理器件与内存设备的通信方法及相关装置，以实现多个数据处理器件间的直接通信，并在一定程度上减少协议开销，降低传输延时，提高传输效率。在本发明一些可行的实施方式中，方法包括：控制模块通过所述通知总线获取第一数据处理器件发出的指令信号，所述指令信号用于指示所述第一数据处理器件需要获取所述内存设备的读写控制权限，所述第一数据处理器件是所述多个数据处理器件中的任一个数据处理器件；所述控制模块获取所述第一数据处理器件发出的所述指令信号后，发出切换信号给所述交换电路，以指示所述交换电路进行电路切换，使得有且只有所述第一数据处理器件与所述内存设备建立通信连接。
-
公开(公告)号：CN105335308B
公开(公告)日：2018-07-03
申请号：CN201410239181.3
申请日：2014-05-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F13/28
CPC classification number: G06F13/10
Abstract: 本发明公开一种对存储设备的访问信息处理方法和装置、系统，其中，访问设备的处理器根据进程发起的访问请求中包括的虚拟地址，确定与所述虚拟地址对应的存储设备标识；生成访问请求消息，所述访问请求消息中包括访问地址；根据所述存储设备标识，向所述存储设备标识指向的存储设备的处理器发送所述访问请求消息，以使所述存储设备的处理器根据所述访问请求消息中包括的访问地址，在所述访问地址指向的存储介质中执行访问请求操作。提高了一体化存储设备的访问性能。
-
公开(公告)号：CN108073527A
公开(公告)日：2018-05-25
申请号：CN201610986946.9
申请日：2016-11-07
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/128
Abstract: 本发明公开一种缓存替换的方法和设备，应用于计算机系统，该计算机系统包括内存控制器、第一级存储器和第二级存储器，该方法包括：内存控制器接收携带有第一目标地址的第一访问请求，第一目标地址为第一访问请求待访问的第一数据在第二级存储器中的地址；当内存控制器根据第一目标地址确定第一访问请求未命中第一区和第二区时，从第二级存储器中获取第一数据，第一级存储器包括第一区、第二区和第三区，第一区用于缓存热数据，第二区用于缓存冷数据，第三区用于缓存从第二区被替换出的数据的在第二级存储器中的地址；当根据第一目标地址确定第一访问请求未命中第三区时，在第二区中确定待替换的第一缓存块；将第一缓存块中的数据替换为第一数据。
-
-
-
-
-
-
-
-
-
Search Results
190
records
(took 0.068 seconds)
