-
公开(公告)号：CN116029242B
公开(公告)日：2025-04-04
申请号：CN202211667431.4
申请日：2022-12-23
Applicant: 中国科学院计算技术研究所
IPC: G06F30/343 , G06F15/173
Abstract: 本发明提出一种云原生的硬件逻辑仿真FPGA加速方法和系统，包括：基于松耦合FPGA集群构建硬件逻辑仿真加速平台，将每个FPGA节点划分为用于承载加速平台提供功能的静态逻辑区和多个具有相同逻辑资源规模用于承载待仿真目标逻辑电路的动态逻辑区；配套的定制化工具可获取当前加速平台每个租户的待仿真硬件设计，并插入仿真控制电路；配套工具可生成可部署于若干动态逻辑区的FPGA配置文件；运行于FPGA节点内紧耦合集成处理器上的仿真软件，控制FPGA节点上的硬件设计的运行，每个FPGA节点动态逻辑区产生仿真数据，将FPGA节点电路内部的状态数据作为仿真结果回传给租户；同时通过各FPGA节点静态逻辑区与其他FPGA节点的进行仿真数据交互，以便支持大规模逻辑电路仿真运行。
-
公开(公告)号：CN104426797B
公开(公告)日：2018-03-13
申请号：CN201310378798.9
申请日：2013-08-27
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: H04L12/861
Abstract: 本发明实施例提供一种基于队列的通信方法及装置，与发送节点相连的适配器包括仲裁器、预取器、高速缓冲存储器和发送引擎，所述方法包括：所述预取器接收所述仲裁器发送的待处理队列的身份标识，所述待处理队列的身份标识由所述仲裁器在获取当前处理队列的身份标识时获取；所述预取器判断所述高速缓冲存储器中是否保存有所述待处理队列的上下文，如果未保存，则从所述发送节点的内存中读取所述待处理队列的上下文，并保存至所述高速缓冲存储器中，供所述发送引擎发送所述待处理队列的数据时使用。如此，就可显著提高利用QP通信的节点的数据传输性能。
-
公开(公告)号：CN104252422A
公开(公告)日：2014-12-31
申请号：CN201310260809.3
申请日：2013-06-26
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/08
CPC classification number: G06F9/5016
Abstract: 本发明提供一种内存访问方法和内存控制器，通过根据应用程序发送的访存请求，对访存请求指示的内存颗粒组所包括的至少一个内存颗粒进行访问，由于内存颗粒组中的内存颗粒是应用程序根据内存访问带宽需求确定的，不同应用程序的内存访问带宽需求不同，因而不同的应用程序发送的访存请求指示不同的至少一个内存颗粒，从而不同的应用程序可对不同内存颗粒分别进行访问，使得各个内存颗粒中的行缓冲存储具有不同页地址的页，避免了在所有的内存颗粒中均出现页冲突，降低了页冲突出现的可能性，提高了内存访问的效率。
-
公开(公告)号：CN117521574A
公开(公告)日：2024-02-06
申请号：CN202311422774.9
申请日：2023-10-30
Applicant: 中国科学院计算技术研究所
IPC: G06F30/333 , G06F30/327 , G06F30/343
Abstract: 本发明提出一种基于模块化策略的中间表示层扫描链插入方法及系统，包括获取包括待测设计电路的原始设计，依据原始设计的结构模块关系，构建有向无环图，有向无环图中顶点表示所涉及的中间表示层模块，而每个有向边表示上层模块将下层目标子模块实例化的逻辑关系；对有向无环图进行逆拓扑排序，从有向无环图实例化关系中最底层的模块开始，插入扫描链，为扫描链均创建一对输入和输出端口，并逐级向上层模块插入扫描链，直到有向无环图实例化关系中最顶层的模块插入扫描链；扫描链将插入到未进行展平处理的中间表示层网表。本发明简化了扫描链插入过程，效率明显提升。
-
公开(公告)号：CN111258951B
公开(公告)日：2021-10-29
申请号：CN202010019013.9
申请日：2020-01-08
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种实现FPGA服务器的方法和系统，通过主控底板实现对服务器内所有SoC FPGA计算节点资源的集中监控与管理，该主控底板包括：多个自定义管理接口，分别用于连接SoC FPGA计算节点，为该SoC FPGA计算节点提供供电和数据交换；管理网络交换模块，用于互连SoC FPGA计算节点并提供管理网络；核心控制单元，用于通过自定义管理接口及自定义管理接口协议对该SoC FPGA计算节点进行管理，并基于该管理接口协议获取该SoC FPGA计算节点的运行参数，以管理监控该SoC FPGA计算节点。本发明的优点在于：通过自定义管理接口协议实现对SoC FPGA计算节点进行更全面、更复杂、更灵活的控制与监管；管理平面网络与用户数据平面网络相互独立，提高带宽性能，并提高数据安全性。
-
Patent Agency Ranking
公开(公告)号：CN106325377B
公开(公告)日：2019-06-28
申请号：CN201510400020.2
申请日：2015-07-08
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F1/16
Abstract: 本发明实施例提供一种外部设备扩展卡及输入输出外部设备的数据处理方法，该外部设备扩展卡包括：用于插设在主机的内存卡槽上的接口单元、内存单元、内存单元控制器、输入输出I/O外部设备、I/O外部设备控制器，可以通过接口单元直接插在主机的内存卡槽内，且该外部设备扩展卡上集成了内存单元和I/O外部设备，从而I/O外部设备控制器和主机可以直接通过内存单元的物理地址访问内存单元，即I/O外部设备控制器和主机可以直接根据内存单元内的物理地址读取内存单元中的数据，从而大大减小了主机和I/O外部设备从内存中读取数据的开销。
-
公开(公告)号：CN109768939A
公开(公告)日：2019-05-17
申请号：CN201811426135.9
申请日：2018-11-27
Applicant: 中国科学院计算技术研究所
IPC: H04L12/851 , H04L12/865 , H04L29/06
Abstract: 本发明公开了一种支持优先级的标签化网络栈方法和系统，其中服务器网络全数据通路支持优先级的优化系统包括：支持数据包按优先级分流的标签化网卡模块、支持优先级的用户态协议栈模块、以及支持优先级的应用事件处理框架模块。本发明提供的一种数据中心服务器网络全数据通路优化支持优先级的方法和系统，能有效改善数据中心服务器上资源使用的不确定性，可期待高效地获得服务吞吐能力和高优先级服务请求尾延迟的双数量级改进。
-
公开(公告)号：CN105630727B
公开(公告)日：2018-08-14
申请号：CN201410625903.9
申请日：2014-11-07
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F15/16
Abstract: 本发明实施例提供一种多SoC节点之间的访问方法、装置和系统，通过源SoC节点的片内互连结构接收第一设备发送的访问请求，访问请求中携带访问地址；源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系，确定与所述访问地址对应的片内互连结构扩展单元接口；源SoC节点的片内互连结构根据所述确定片内互连结构扩展单元接口，将所述访问请求通过片内互连结构扩展单元发送到片间互连结构，并通过所述片间互连结构发送给所述目的SoC节点，源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址，提高SoC节点之间的访问效率。
-
公开(公告)号：CN104679688B
公开(公告)日：2017-12-15
申请号：CN201310637097.2
申请日：2013-12-02
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F13/28 , G06F12/0817 , G06F12/0844 , H04L12/861
Abstract: 本发明实施例提供一种数据访问方法、装置及系统。本发明实施例提供的数据访问方法、装置及系统，通过远程直接数据存取RDMA在处理传输队列中的首个传输任务的同时，提前解析和预处理传输队列中的下一个传输任务，并将下一个传输任务对应的数据的起始地址和大小发送给最后一级高速缓冲存储器LLC，使得LLC可以提前将所述数据的最新副本更新到LLC中；当RDMA处理下一个传输任务时，所述数据的最新副本可以直接从LLC中读取，减少了传输过程中访问上层cache的时间开销，从而可以降低RDMA访问存储单元的访问延迟，提高了数据传输性能。
-
公开(公告)号：CN104375950B
公开(公告)日：2017-08-25
申请号：CN201310359497.1
申请日：2013-08-16
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/1018 , G06F12/0888
Abstract: 本发明实施例提供的基于队列对通信的物理地址确定方法及装置，在将虚拟地址转换为物理地址的过程中，如果旁路转换缓冲中不存在待转换的虚拟地址的虚拟页号，则将主存中的n组一一对应的虚拟页号与物理页号存储到所述旁路转换缓冲中，所述n为所述旁路转换缓冲中存储单元的数量，说明将主存中保存而旁路转换缓冲中没有的对应关系存储到旁路转换缓冲中，并且，将旁路转换缓冲中所有的单元中的数据全部进行更新；并且，因为n个虚拟页号中包括与所述第一虚拟页号相邻且大于所述第一虚拟页号的第二虚拟页号，所以，至少可以保证下一次虚拟地址转换时，旁路转换缓冲中能够查询到第二虚拟页号，而不需要查询主存，因此，能够减小地址转化的时延。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.037 seconds)
