公开(公告)号：CN113887164B

公开(公告)日：2025-02-07

申请号：CN202111156001.1

申请日：2021-09-30

Applicant: 中国科学院计算技术研究所

Inventor： 张科 ,  齐乐 ,  王泽霖 ,  赵然

IPC: G06F30/392 ,  G06F30/327

Abstract: 本发明提供一种FPGA开发方法，所述方法包括步骤：步骤100：接收输入的HDL源文件和用户约束文件，进行OOC综合，生成逻辑网表，并封装为DCP文件；步骤200：接收步骤100生成的DCP文件，调用跨SLR接口电路自动化生成脚本以生成跨SLR接口电路；步骤300：进行整体布局布线，将输出结果封装为DCP文件；步骤400：将步骤300生成的DCP文件生成比特流文件，配置FPGA设备，对FPGA设备进行运行与实时调试。基于本发明的实施例，可以显著降低了大型逻辑设计在FPGA器件部署的难度，使得设计者不需要手动的方式进行繁琐的跨SLR设计迭代与局部布局布线的调整，有助于大型逻辑设计在SSI类型的FPGA云环境与本地环境上的映射实现与快速部署。

公开(公告)号：CN113887164A

公开(公告)日：2022-01-04

申请号：CN202111156001.1

申请日：2021-09-30

Applicant: 中国科学院计算技术研究所

Inventor： 张科 ,  齐乐 ,  王泽霖 ,  赵然

IPC: G06F30/392 ,  G06F30/327

Abstract: 本发明提供一种FPGA开发方法，所述方法包括步骤：步骤100：接收输入的HDL源文件和用户约束文件，进行OOC综合，生成逻辑网表，并封装为DCP文件；步骤200：接收步骤100生成的DCP文件，调用跨SLR接口电路自动化生成脚本以生成跨SLR接口电路；步骤300：进行整体布局布线，将输出结果封装为DCP文件；步骤400：将步骤300生成的DCP文件生成比特流文件，配置FPGA设备，对FPGA设备进行运行与实时调试。基于本发明的实施例，可以显著降低了大型逻辑设计在FPGA器件部署的难度，使得设计者不需要手动的方式进行繁琐的跨SLR设计迭代与局部布局布线的调整，有助于大型逻辑设计在SSI类型的FPGA云环境与本地环境上的映射实现与快速部署。

公开(公告)号：CN113973049B

公开(公告)日：2022-08-02

申请号：CN202111190477.7

申请日：2021-10-13

Applicant: 中国科学院计算技术研究所

Inventor： 张科 ,  王泽霖 ,  齐乐 ,  赵然 ,  常轶松 ,  王嵩岳

IPC: H04L41/08 ,  H04L41/0803 ,  H04L67/10 ,  H04L61/10 ,  G06F9/455

Abstract: 本发明提供一种FPGA集群，包括FPGA集群管理节点、FPGA节点以及FPGA容器编排系统，所述FPGA节点包括FPGA芯片、内存、NVMe固态硬盘以及网卡，其中FPGA容器编排系统包括运行FPGA集群管理节点上的容器编排系统调度进程以及运行在FPGA节点上的容器编排系统代理进程，其中所述容器编排系统调度进程用于将包含比特流文件的作业封装到容器镜像中提供给容器编排系统代理进程，所述容器编排系统代理进程用于将容器实例内包含的比特流文件配置到相应的FPGA可编程逻辑设备的可编程逻辑中。基于本发明的实施例，提供了一种异构计算集群的管理方法，既可以管理传统的CPU，又可以管理FPGA加速卡，并且可以提高FPGA可编程逻辑资源的利用率和集群的吞吐率。

公开(公告)号：CN113973049A

公开(公告)日：2022-01-25

申请号：CN202111190477.7

申请日：2021-10-13

Applicant: 中国科学院计算技术研究所

Inventor： 张科 ,  王泽霖 ,  齐乐 ,  赵然 ,  常轶松 ,  王嵩岳

IPC: H04L41/08 ,  H04L41/0803 ,  H04L67/10 ,  H04L61/10 ,  G06F9/455

Abstract: 本发明提供一种FPGA集群，包括FPGA集群管理节点、FPGA节点以及FPGA容器编排系统，所述FPGA节点包括FPGA芯片、内存、NVMe固态硬盘以及网卡，其中FPGA容器编排系统包括运行FPGA集群管理节点上的容器编排系统调度进程以及运行在FPGA节点上的容器编排系统代理进程，其中所述容器编排系统调度进程用于将包含比特流文件的作业封装到容器镜像中提供给容器编排系统代理进程，所述容器编排系统代理进程用于将容器实例内包含的比特流文件配置到相应的FPGA可编程逻辑设备的可编程逻辑中。基于本发明的实施例，提供了一种异构计算集群的管理方法，既可以管理传统的CPU，又可以管理FPGA加速卡，并且可以提高FPGA可编程逻辑资源的利用率和集群的吞吐率。

公开(公告)号：CN116800862A

公开(公告)日：2023-09-22

申请号：CN202310691730.X

申请日：2023-06-12

Applicant: 中国科学院计算技术研究所

Inventor： 常轶松 ,  王泽霖 ,  张科 ,  赵然 ,  陈明宇

IPC: H04L69/16 ,  H04L69/163 ,  H04L67/141 ,  H04L67/00

Abstract: 本发明提出一种支持多应用负载的TCP/IP协议栈FPGA硬件卸载方法和系统。本发明对FPGA上实现的TCP/IP硬件协议栈进行优化，在网络数据接收硬件逻辑中进行数据包分流，根据TCP包头和IP包头的信息判断当前收到的网络报文与应用负载的对应关系，并通过在报文数据传输通路中增加带外信号和交叉互连总线，使报文数据被分流至正确的应用负载。