-
公开(公告)号：CN111506294A
公开(公告)日：2020-08-07
申请号：CN202010286526.6
申请日：2020-04-13
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
IPC: G06F7/57
Abstract: 本发明属于实时自适应信号处理技术领域，具体涉及了一种基于块浮点的FBLMS算法的FPGA实现装置及方法，旨在解决现有FPGA装置实现FBLMS算法时性能、速度与资源之间存在冲突的问题。本发明包括：输入缓存变换模块对参考信号分块缓存重组，转为块浮点后FFT变换；滤波模块在频域滤波并动态截位；误差计算与输出缓存模块对目标信号分块缓存，在转为块浮点后与滤波输出相减并转为定点制，得到最终对消结果；权值调整计算模块、权值更新存储模块获取权值的调整量，并对权值按块更新。本发明针对FBLMS算法的递归结构，采用块浮点数据格式及动态截位方法，保证数据具有较大动态范围及较高精度，解决了性能、速度与资源之间的冲突，模块化的设计也提高了复用性及扩展性。
-
公开(公告)号：CN111338991A
公开(公告)日：2020-06-26
申请号：CN202010105320.9
申请日：2020-02-20
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
Abstract: 本发明公开了一种基于eMMC阵列的多模态存储系统，涉及存储系统的技术领域，其包括接口板、互连背板及存储板，接口板包括可配置接口模块，用于不同协议类型的外部数据接入；系统主控模块，用于存储系统管理；第一缓存模块，用于数据流在各模块间的无缝转换；Switch交换模块，用于接口主控芯片与各存储主控芯片间的数据分发传输；所述接口板通过互连背板与各存储板相连，所述存储板用于系统的模块化扩展。本发明通过多层次硬件冗余及软件自动管理实现硬抗毁高可靠数据存储，通过接口程序动态重加载实现动态兼容多协议类型，通过并行读写时序控制及分组流水操作支持边记录边读取等多模态工作方式，非常适合于机/弹载航空测量等环境恶劣、可靠性要求高的应用场合。
-
公开(公告)号：CN111314009B
公开(公告)日：2021-01-29
申请号：CN202010102498.8
申请日：2020-02-19
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
IPC: H04J3/06
Abstract: 本发明属于信号处理技术领域，具体涉及了一种目标射电源跟踪观测的数字接收装置、系统及方法，旨在解决现有技术无法实现综合孔径射电望远镜的数字接收系统对目标射电源的精确跟踪观测的问题。本发明包括：模数转换、多相滤波、快速傅立叶变换及相位补偿模块，对输入天线信号进行处理后输出目标射电源的频谱信号；还包括，标准时间获取模块获取标准时间戳；通信模块与上位机通讯；延时参数暂存模块存储待补偿延时参数；控制使能模块生成使能信号；延时模块进行延时；相位参数生成模块暂存待补偿延时参数并转换为相位补偿参数。本发明精确同步启动，待补偿参数实时更新与对齐，补偿随时间变化的延时差，实现对目标射电源准确与精确的跟踪观测。
-
公开(公告)号：CN111339484A
公开(公告)日：2020-06-26
申请号：CN202010105288.4
申请日：2020-02-20
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
IPC: G06F17/15
Abstract: 本发明属于信号处理技术领域，具体涉及了一种基于FPGA的大型射电干涉阵列相关器的实现方法及装置，旨在解决现有基于CPU/GPU的相关器进行大型天线阵列的相关实时计算效率低、能源消耗大的问题。本发明包括：获取射电干涉阵列的数据通道数，并平均分组；分别通过相应的相关计算模块计算组数据自身以及数据组与其他数据组的全相关性，并在积分周期内进行累加，完成射电干涉阵列的全相关运算。本发明通过分组划分时分复用的方法，有效利用了FPGA资源，简化FPGA运算过程，功耗低、效率高、易扩展，适用于高度并行以及对实时性要求较高的系统运算过程，为大型射电干涉阵列的海量数据实时运算提供了高效率的解决方案。
-
公开(公告)号：CN111314009A
公开(公告)日：2020-06-19
申请号：CN202010102498.8
申请日：2020-02-19
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
IPC: H04J3/06
Abstract: 本发明属于信号处理技术领域，具体涉及了一种目标射电源跟踪观测的数字接收装置、系统及方法，旨在解决现有技术无法实现综合孔径射电望远镜的数字接收系统对目标射电源的精确跟踪观测的问题。本发明包括：模数转换、多项滤波、快速傅立叶变换及相位补偿模块，对输入天线信号进行处理后输出目标射电源的频谱信号；还包括，标准时间获取模块获取标准时间戳；通信模块与上位机通讯；延时参数暂存模块存储待补偿延时参数；控制使能模块生成使能信号；延时模块进行延时；相位参数生成模块暂存待补偿延时参数并转换为相位补偿参数。本发明精确同步启动，待补偿参数实时更新与对齐，补偿随时间变化的延时差，实现对目标射电源准确与精确的跟踪观测。
-
Patent Agency Ranking
公开(公告)号：CN115629646A
公开(公告)日：2023-01-20
申请号：CN202211204240.4
申请日：2022-09-29
Applicant: 中国科学院自动化研究所 , 广东人工智能与先进计算研究院
IPC: G06F1/02
Abstract: 本发明提供一种波形输出方法、装置、硬件设备及计算机可读存储介质，硬件设备存储有软件设备发送的波形片段集，波形片段集包括至少一个波形片段，每个波形片段分别对应一个标签，该方法包括：接收软件设备发送的波形组合方式，波形组合方式是软件设备将每个波形片段的标签进行排列得到的；接收软件设备发送的指令包，并基于指令包，输出波形组合方式对应的任意波形。该方法在使用同一个波形片段集的情况下，仅需要获取不同的波形组合方式，以实现输出任意波形的改变，对于硬件设备而言，改变输出的任意波形仅需接收软件设备发送的更新数据量很小的输出波形组合方式即可，这样能够有效提高任意波形的输出效率。
-
公开(公告)号：CN105808290B
公开(公告)日：2020-02-07
申请号：CN201610118505.7
申请日：2016-03-02
Applicant: 中国科学院自动化研究所
IPC: G06F9/445
Abstract: 本发明公开了一种用于多FPGA整机系统的远程动态更新系统和方法。其中，第一FPGA用于更新所述外部flash存储器中的所述至少一第二FPGA的配置文件，以及对所述至少一第二FPGA进行配置；外部flash存储器用于存储所述第一FPGA和所述至少一第二FPGA的所述配置文件；外部SDRAM存储器用于暂存所述至少一第二FPGA更新的配置文件；通信接口用于接收远程上位机发送来的控制字命令以及所述至少一第二FPGA的所述配置文件。本发明实现了结构简单、使用物理资源少、灵活多变、便于远程操作、满足多种试验需求、整机系统升级方便快捷的技术效果。
-
公开(公告)号：CN109286462A
公开(公告)日：2019-01-29
申请号：CN201811064698.8
申请日：2018-09-12
Applicant: 中国科学院自动化研究所
Abstract: 本发明涉及信号处理技术领域，具体提出一种基于动态延时补偿的重采样方法、装置和系统，重采样装置包括原始信号采集模块、缓存阵列、写控制器、读控制器、重排模块和通信模块，原始信号采集模块用于采集原始天线信号并将信号抽取为多路并行输出；缓存阵列用于缓存信号；写控制器用于控制信号写入缓存阵列；读控制器用于控制缓存阵列数据读出；重排模块用于缓存阵列输出的多路并行信号重排；通信模块用于更新待补偿延时等参数。本发明通过动态延时补偿，能够实时补偿天线到接收机的传输延时差，不要求传输线缆等长，有益于机房布局布线，还能够实时补偿观测源到不同天线的传输延时差，实现实时调整观测方向，提高指向精度，增强观测能力。
-
公开(公告)号：CN105808290A
公开(公告)日：2016-07-27
申请号：CN201610118505.7
申请日：2016-03-02
Applicant: 中国科学院自动化研究所
IPC: G06F9/445
Abstract: 本发明公开了一种用于多FPGA整机系统的远程动态更新系统和方法。其中，第一FPGA用于更新所述外部flash存储器中的所述至少一第二FPGA的配置文件，以及对所述至少一第二FPGA进行配置；外部flash存储器用于存储所述第一FPGA和所述至少一第二FPGA的所述配置文件；外部SDRAM存储器用于暂存所述至少一第二FPGA更新的配置文件；通信接口用于接收远程上位机发送来的控制字命令以及所述至少一第二FPGA的所述配置文件。本发明实现了结构简单、使用物理资源少、灵活多变、便于远程操作、满足多种试验需求、整机系统升级方便快捷的技术效果。
-
公开(公告)号：CN111506294B
公开(公告)日：2022-07-29
申请号：CN202010286526.6
申请日：2020-04-13
Applicant: 中国科学院自动化研究所 , 广东人工智能与先进计算研究院
IPC: G06F7/57
Abstract: 本发明属于实时自适应信号处理技术领域，具体涉及了一种基于块浮点的FBLMS算法的FPGA实现装置及方法，旨在解决现有FPGA装置实现FBLMS算法时性能、速度与资源之间存在冲突的问题。本发明包括：输入缓存变换模块对参考信号分块缓存重组，转为块浮点后FFT变换；滤波模块在频域滤波并动态截位；误差计算与输出缓存模块对目标信号分块缓存，在转为块浮点后与滤波输出相减并转为定点制，得到最终对消结果；权值调整计算模块、权值更新存储模块获取权值的调整量，并对权值按块更新。本发明针对FBLMS算法的递归结构，采用块浮点数据格式及动态截位方法，保证数据具有较大动态范围及较高精度，解决了性能、速度与资源之间的冲突，模块化的设计也提高了复用性及扩展性。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
