-
公开(公告)号：CN111538693A
公开(公告)日：2020-08-14
申请号：CN202010341640.4
申请日：2020-04-27
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
Abstract: 本发明属于数据传输技术领域，旨在解决同一计算机中使用多块加速卡时PCIE接口不足的问题，本发明提供了一种PCIE总线扩展系统，包括CPU、PCIE扩展背板，PCIE扩展背板与CPU通信连接；PCIE扩展背板包括微控制单元、拨码开关和交换芯片；拨码开关、交换芯片均与微控制单元信号连接；微控制单元基于拨码开关的工作状态可设置交换芯片的工作模式。本发明的有益效果为：通过本发明设置的最少两个PCIE交换芯片，可扩展连接了多个PCIE X16的插槽，系统与CPU之间可以实现不同的两种连接关系，实现与CPU之间有1组或2组PCIE X16的信号连接；可根据需要较高数据带宽或较多PCIE总线接口的应用场景下，灵活设置，采用一套系统实现了两种不同的拓扑方案。
-
公开(公告)号：CN111506294A
公开(公告)日：2020-08-07
申请号：CN202010286526.6
申请日：2020-04-13
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
IPC: G06F7/57
Abstract: 本发明属于实时自适应信号处理技术领域，具体涉及了一种基于块浮点的FBLMS算法的FPGA实现装置及方法，旨在解决现有FPGA装置实现FBLMS算法时性能、速度与资源之间存在冲突的问题。本发明包括：输入缓存变换模块对参考信号分块缓存重组，转为块浮点后FFT变换；滤波模块在频域滤波并动态截位；误差计算与输出缓存模块对目标信号分块缓存，在转为块浮点后与滤波输出相减并转为定点制，得到最终对消结果；权值调整计算模块、权值更新存储模块获取权值的调整量，并对权值按块更新。本发明针对FBLMS算法的递归结构，采用块浮点数据格式及动态截位方法，保证数据具有较大动态范围及较高精度，解决了性能、速度与资源之间的冲突，模块化的设计也提高了复用性及扩展性。
-
公开(公告)号：CN111338991A
公开(公告)日：2020-06-26
申请号：CN202010105320.9
申请日：2020-02-20
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
Abstract: 本发明公开了一种基于eMMC阵列的多模态存储系统，涉及存储系统的技术领域，其包括接口板、互连背板及存储板，接口板包括可配置接口模块，用于不同协议类型的外部数据接入；系统主控模块，用于存储系统管理；第一缓存模块，用于数据流在各模块间的无缝转换；Switch交换模块，用于接口主控芯片与各存储主控芯片间的数据分发传输；所述接口板通过互连背板与各存储板相连，所述存储板用于系统的模块化扩展。本发明通过多层次硬件冗余及软件自动管理实现硬抗毁高可靠数据存储，通过接口程序动态重加载实现动态兼容多协议类型，通过并行读写时序控制及分组流水操作支持边记录边读取等多模态工作方式，非常适合于机/弹载航空测量等环境恶劣、可靠性要求高的应用场合。
-
公开(公告)号：CN111314009B
公开(公告)日：2021-01-29
申请号：CN202010102498.8
申请日：2020-02-19
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
IPC: H04J3/06
Abstract: 本发明属于信号处理技术领域，具体涉及了一种目标射电源跟踪观测的数字接收装置、系统及方法，旨在解决现有技术无法实现综合孔径射电望远镜的数字接收系统对目标射电源的精确跟踪观测的问题。本发明包括：模数转换、多相滤波、快速傅立叶变换及相位补偿模块，对输入天线信号进行处理后输出目标射电源的频谱信号；还包括，标准时间获取模块获取标准时间戳；通信模块与上位机通讯；延时参数暂存模块存储待补偿延时参数；控制使能模块生成使能信号；延时模块进行延时；相位参数生成模块暂存待补偿延时参数并转换为相位补偿参数。本发明精确同步启动，待补偿参数实时更新与对齐，补偿随时间变化的延时差，实现对目标射电源准确与精确的跟踪观测。
-
公开(公告)号：CN111538689A
公开(公告)日：2020-08-14
申请号：CN202010324065.7
申请日：2020-04-22
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
Abstract: 本发明属于电子设备技术领域，具体涉及一种两端异构的多通道PCIE转接卡，旨在解决现有技术中PCIE转接卡无法满足通讯设备接口的多样化需求的问题。本发明提供的转接卡通过多路复用器控制模块连接输入端和输出端，输入端用过PCIE数据位控制模块选择配置PCIE金手指的数据位，输出端能够支持PCIE扩展插槽、ERmet ZD连接器、QSFP光纤模块多通道，能够适用于PCIE1.0-4.0，不仅可以兼容更宽速率范围的信号传输，更打破了传统PCIE转接卡扩展仅仅局限于PCIE插槽的方式，增加了I/O扩展的种类，可满足服务器、储存系统多种配置的扩展需求，避免现有技术中预留的专门扩展卡接口不足而带来的诸多不便，节约主板空间，且能够有效降低产品的开发成本，具有广泛的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN111339484A
公开(公告)日：2020-06-26
申请号：CN202010105288.4
申请日：2020-02-20
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
IPC: G06F17/15
Abstract: 本发明属于信号处理技术领域，具体涉及了一种基于FPGA的大型射电干涉阵列相关器的实现方法及装置，旨在解决现有基于CPU/GPU的相关器进行大型天线阵列的相关实时计算效率低、能源消耗大的问题。本发明包括：获取射电干涉阵列的数据通道数，并平均分组；分别通过相应的相关计算模块计算组数据自身以及数据组与其他数据组的全相关性，并在积分周期内进行累加，完成射电干涉阵列的全相关运算。本发明通过分组划分时分复用的方法，有效利用了FPGA资源，简化FPGA运算过程，功耗低、效率高、易扩展，适用于高度并行以及对实时性要求较高的系统运算过程，为大型射电干涉阵列的海量数据实时运算提供了高效率的解决方案。
-
公开(公告)号：CN111314009A
公开(公告)日：2020-06-19
申请号：CN202010102498.8
申请日：2020-02-19
Applicant: 中国科学院自动化研究所 , 中国科学院自动化研究所广州人工智能与先进计算研究院
IPC: H04J3/06
Abstract: 本发明属于信号处理技术领域，具体涉及了一种目标射电源跟踪观测的数字接收装置、系统及方法，旨在解决现有技术无法实现综合孔径射电望远镜的数字接收系统对目标射电源的精确跟踪观测的问题。本发明包括：模数转换、多项滤波、快速傅立叶变换及相位补偿模块，对输入天线信号进行处理后输出目标射电源的频谱信号；还包括，标准时间获取模块获取标准时间戳；通信模块与上位机通讯；延时参数暂存模块存储待补偿延时参数；控制使能模块生成使能信号；延时模块进行延时；相位参数生成模块暂存待补偿延时参数并转换为相位补偿参数。本发明精确同步启动，待补偿参数实时更新与对齐，补偿随时间变化的延时差，实现对目标射电源准确与精确的跟踪观测。
-
公开(公告)号：CN118232937A
公开(公告)日：2024-06-21
申请号：CN202410521540.8
申请日：2024-04-28
Applicant: 中国科学院新疆天文台 , 中国科学院自动化研究所
Abstract: 本发明公开了一种集成式射频信号采集与传输系统及方法，涉及射频信号技术领域，包括：信号处理单元、散热单元和屏蔽机箱，屏蔽机箱内包括相互独立的上层腔体和下层腔体；信号处理单元位于上层腔体，用于根据要求选择相应的频段，在接收机模拟前端对射频信号进行数字化，经过信道化、分组和格式化后通过高速以太网传输至计算机集群进行处理；散热单元位于下层腔体，用于为整个屏蔽机箱散热。本发明在PAF接收机模拟前端直接对射频信号进行采集，可以减少模拟链路，简化射频前端设计，降低系统复杂度，减少系统的体积和重量，提高信号的质量和稳定性，降低数字器件的电磁辐射，减少数字设备对射电望远镜的电磁干扰。
-
公开(公告)号：CN111506294B
公开(公告)日：2022-07-29
申请号：CN202010286526.6
申请日：2020-04-13
Applicant: 中国科学院自动化研究所 , 广东人工智能与先进计算研究院
IPC: G06F7/57
Abstract: 本发明属于实时自适应信号处理技术领域，具体涉及了一种基于块浮点的FBLMS算法的FPGA实现装置及方法，旨在解决现有FPGA装置实现FBLMS算法时性能、速度与资源之间存在冲突的问题。本发明包括：输入缓存变换模块对参考信号分块缓存重组，转为块浮点后FFT变换；滤波模块在频域滤波并动态截位；误差计算与输出缓存模块对目标信号分块缓存，在转为块浮点后与滤波输出相减并转为定点制，得到最终对消结果；权值调整计算模块、权值更新存储模块获取权值的调整量，并对权值按块更新。本发明针对FBLMS算法的递归结构，采用块浮点数据格式及动态截位方法，保证数据具有较大动态范围及较高精度，解决了性能、速度与资源之间的冲突，模块化的设计也提高了复用性及扩展性。
-
公开(公告)号：CN111339484B
公开(公告)日：2022-07-01
申请号：CN202010105288.4
申请日：2020-02-20
Applicant: 中国科学院自动化研究所 , 广东人工智能与先进计算研究院
IPC: G06F17/15
Abstract: 本发明属于信号处理技术领域，具体涉及了一种基于FPGA的大型射电干涉阵列相关器的实现方法及装置，旨在解决现有基于CPU/GPU的相关器进行大型天线阵列的相关实时计算效率低、能源消耗大的问题。本发明包括：获取射电干涉阵列的数据通道数，并平均分组；分别通过相应的相关计算模块计算组数据自身以及数据组与其他数据组的全相关性，并在积分周期内进行累加，完成射电干涉阵列的全相关运算。本发明通过分组划分时分复用的方法，有效利用了FPGA资源，简化FPGA运算过程，功耗低、效率高、易扩展，适用于高度并行以及对实时性要求较高的系统运算过程，为大型射电干涉阵列的海量数据实时运算提供了高效率的解决方案。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.022 seconds)
