公开(公告)号：CN115318755B

公开(公告)日：2024-04-12

申请号：CN202110507576.7

申请日：2021-05-10

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李龙范 ,  刘金彪 ,  刘青 ,  王垚 ,  杨涛 ,  李俊峰

IPC: B08B7/00

Abstract: 本发明公开一种等离子体掺杂工艺腔的清洁方法，涉及半导体制造技术领域，以解决湿法清洗需要打开工艺腔，造成工艺时间增加，效率降低的问题。一种等离子体掺杂工艺腔的清洁方法，该等离子体掺杂工艺腔的清洁方法包括：获取所述工艺腔的污染程度。当所述工艺腔的污染程度满足轻度污染程度时，在第一工艺条件下，向所述工艺腔内通入第一工艺气体，利用第一工艺气体对所述工艺腔进行清洗。当所述工艺腔的污染程度满足重度污染程度时，在第二工艺条件下，向所述工艺腔内通入第二工艺气体，利用第二工艺气体对所述工艺腔进行清洗。本发明提供的等离子体掺杂工艺腔的清洁方法用于清洗等离子体掺杂工艺腔。

公开(公告)号：CN117012639A

公开(公告)日：2023-11-07

申请号：CN202210468310.0

申请日：2022-04-29

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李龙范 ,  刘金彪 ,  刘青 ,  杨涛 ,  贺晓彬 ,  李俊峰

IPC: H01L21/3215 ,  H01L21/28 ,  H01J37/317 ,  H01J37/32

Abstract: 本发明实施例提供一种半导体结构的制备工艺和制备设备，具体涉及PMOS和/或NMOS晶体管的制备，所述工艺包括如下步骤：提供半导体衬底；在所述半导体衬底上沉积多晶硅；在与沉积多晶硅相同的设备中进行p型或n型形成元素掺杂注入。所述设备包括：壳体以及位于壳体内的第一腔室、第二腔室和传输结构；第一腔室用于沉积多晶硅；第二腔室用于等离子掺杂注入；传输结构用于将被处理物从第一腔室传输至第二腔室。本发明利用改进后的等离子掺杂设备实现了在同一个设备中分别进行了多晶硅的沉积和等离子注入过程，大幅节省工序，且减少了沉积多晶硅后的衬底暴露空气中而导致的污染以及缺陷。

公开(公告)号：CN114678267A

公开(公告)日：2022-06-28

申请号：CN202011549390.X

申请日：2020-12-24

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李龙范 ,  刘金彪 ,  杨涛 ,  唐波 ,  贺晓彬 ,  李俊峰

IPC: H01L21/28 ,  H01L21/265

Abstract: 本发明涉及一种向半导体栅极掺杂离子的方法及其应用。一种向半导体栅极掺杂离子的方法，包括：对半导体栅极进行等离子体掺杂离子注入，形成离子掺杂的半导体栅极；然后以共伴气体为气体源，在原位向所述离子掺杂的半导体栅极注入离子。本发明更大限度地保留了栅极中掺杂的离子量，避免了二次离子掺杂造成的资源浪费，并且无需增加强流离子注入机等额外设备。

公开(公告)号：CN115318755A

公开(公告)日：2022-11-11

申请号：CN202110507576.7

申请日：2021-05-10

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李龙范 ,  刘金彪 ,  刘青 ,  王垚 ,  杨涛 ,  李俊峰

IPC: B08B7/00

Abstract: 本发明公开一种等离子体掺杂工艺腔的清洁方法，涉及半导体制造技术领域，以解决湿法清洗需要打开工艺腔，造成工艺时间增加，效率降低的问题。一种等离子体掺杂工艺腔的清洁方法，该等离子体掺杂工艺腔的清洁方法包括：获取所述工艺腔的污染程度。当所述工艺腔的污染程度满足轻度污染程度时，在第一工艺条件下，向所述工艺腔内通入第一工艺气体，利用第一工艺气体对所述工艺腔进行清洗。当所述工艺腔的污染程度满足重度污染程度时，在第二工艺条件下，向所述工艺腔内通入第二工艺气体，利用第二工艺气体对所述工艺腔进行清洗。本发明提供的等离子体掺杂工艺腔的清洁方法用于清洗等离子体掺杂工艺腔。

公开(公告)号：CN114678269A

公开(公告)日：2022-06-28

申请号：CN202011552287.0

申请日：2020-12-24

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李龙范 ,  刘金彪 ,  杨涛 ,  李俊峰 ,  王文武 ,  罗军

IPC: H01L21/28 ,  H01L21/336 ,  H01L27/11526 ,  H01L27/11573

Abstract: 本申请涉及半导体制造领域，具体涉及一种栅极及半导体装置的制造方法，提供一半导体衬底；在所述半导体衬底上形成栅介质层；在所述半导体衬底上依次形成未掺杂的第一多晶硅层、碳掺杂的第二多晶硅层；使用氮化物对所述第二多晶硅层的表面进行等离子体处理；对所述第二多晶硅层进行P型离子注入；对所述第二多晶硅层、第一多晶硅层和栅介质层进行刻蚀以形成栅堆叠。本实施例使用NH3气体对碳掺杂的栅极多晶硅层的表面进行原位掺杂，形成氮化物保护层，避免BF3中的F对栅极多晶硅层造成的凹陷，提高了器件的良率。