-
公开(公告)号：CN119451191A
公开(公告)日：2025-02-14
申请号：CN202411396937.5
申请日：2024-10-08
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种半导体器件及其制备方法、电子设备，半导体器件包括衬底、沟道层堆栈部、栅极绝缘层、环绕式栅极和源漏功能部，沟道层堆栈部形成于衬底一侧，包括沿衬底的厚度方向间隔排列的多个功能层组，功能层组包括沿衬底的厚度方向层叠设置的沟道层和至少一层保护层，功能层组的长度方向垂直于衬底的厚度方向，功能层组包括沿长度方向排列的第一区、中间区和第二区，保护层至少位于中间区，沟道层位于第一区、中间区和第二区；栅极绝缘层沿围绕功能层组的长度方向的方向环绕中间区；环绕式栅极沿围绕功能层组的长度方向的方向环绕栅极绝缘层。本申请提供的半导体器件的性能得到显著提升。
-
公开(公告)号：CN119364852A
公开(公告)日：2025-01-24
申请号：CN202411274827.1
申请日：2024-09-11
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种互补场效应晶体管及其制备方法。该互补场效应晶体管，包括第一MOS管和第二MOS管；所述第一MOS管与所述第二MOS管通过键合顺次集成在一起；所述第一MOS管的侧墙与所述第二MOS管的侧墙具有不同的介电常数。本申请实施例提供的互补场效应晶体管，包括第一MOS管和第二MOS管，所述第一MOS管与所述第二MOS管通过键合顺次集成在一起，所述第一MOS管的侧墙与所述第二MOS管的侧墙具有不同的介电常数，这样，该互补场效应晶体管的侧墙就包括不同的介电常数材料，从而能够大幅减小器件寄生电容，提升电路工作速度。
-
公开(公告)号：CN114497028A
公开(公告)日：2022-05-13
申请号：CN202111482407.9
申请日：2021-12-06
Applicant: 中国科学院微电子研究所
IPC: H01L27/02 , H01L21/3105
Abstract: 本公开提供一种半导体集成电路器件及其制作方法、电子设备，其中半导体集成电路器件包括：半导体衬底，具有在其中设置的至少一对相邻的第一区域，以及在相邻的一对第一区域之间设置的第二区域；其中，在所述第一区域中具有Dummy图案。该半导体集成电路器件，通过在低的图案密度区域中增加Dummy图案，避免半导体集成电路器件在经过化学机械抛光后，表面出现蝶形缺陷，进而提高了半导体集成电路器件制备过程中的效率和良率。
-
公开(公告)号：CN119709203A
公开(公告)日：2025-03-28
申请号：CN202411605471.5
申请日：2024-11-11
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种蚀刻液和半导体器件的制备方法，该蚀刻液用于刻蚀氮化硅，该蚀刻液包括磷酸溶液和有机溶剂，有机溶剂包括烯丙基三甲氧基硅烷有机溶剂和乙烯基三甲氧基硅烷有机溶剂中的一者。应用本申请提供的蚀刻液制备的半导体器件的良率和性能得到显著提升。
-
公开(公告)号：CN118888585A
公开(公告)日：2024-11-01
申请号：CN202410814335.0
申请日：2024-06-21
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种堆叠纳米片环绕栅极场效应晶体管及其制备方法。该堆叠纳米片环绕栅极场效应晶体管，包括：衬底；位于所述衬底上的第一源漏极和第二源漏极；栅极，位于所述衬底上，位于所述第一源漏极和所述第二源漏极之间，且与所述第一源漏极和所述第二源漏极之间均形成有一空气侧墙；多个硅材料纳米片层，互相间隔地设置于所述栅极中，每一所述硅材料纳米片层分别连接所述第一源漏极和所述第二源漏极，每一所述硅材料纳米片层平行于所述衬底的上表面。本申请实施例的堆叠纳米片环绕栅极场效应晶体管，结构简单，寄生电容较小，工作速率较高。
-
Patent Agency Ranking
公开(公告)号：CN118136665A
公开(公告)日：2024-06-04
申请号：CN202311363144.9
申请日：2023-10-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：衬底，所述衬底上设有第一介质层；所述第一介质层内设有空隙阵列，所述空隙阵列包括多个空隙单元，每个空隙单元在所述衬底上方呈鳍式；设置于所述空隙单元上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空隙阵列内部和所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。
-
公开(公告)号：CN118571928A
公开(公告)日：2024-08-30
申请号：CN202410749518.9
申请日：2024-06-11
Applicant: 中国科学院微电子研究所
IPC: H01L29/775 , H01L21/335 , H01L29/417 , H01L29/06
Abstract: 本申请公开了一种半导体器件及其制备方法、电子设备，该半导体器件包括衬底、沟道层堆栈部、环绕式栅极、源漏功能部和侧墙结构，沟道层堆栈部形成于衬底一侧，包括沿衬底的厚度方向排列的多个沟道层，沟道层的长度方向垂直于衬底的厚度方向，沟道层包括沿长度方向排列的第一端、中间段和第二端；环绕式栅极环绕中间段；侧墙结构，包括第一侧墙和第二侧墙，第一侧墙位于相邻沟道层的第一端之间以及相邻沟道层的第二端之间，第一侧墙包括空腔；第二侧墙位于沟道层堆栈部背离衬底一侧，且沿长度方向位于环绕式栅极两侧，第一侧墙的材质的介电常数高于第二侧墙的材质的介电常数。本申请提供的半导体器件可实现寄生电容与驱动性能的兼顾。
-
公开(公告)号：CN115831752A
公开(公告)日：2023-03-21
申请号：CN202211501202.5
申请日：2022-11-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78
Abstract: 本申请提供了一种半导体器件及其制备方法，该器件包括：第二部分衬底；位于第二部分衬底一侧的空洞层；位于空洞层远离第二部分衬底一侧的纳米片堆叠层；纳米片堆叠层包括多个纳米片形成的叠层；纳米片由半导体材料形成；纳米片形成的叠层构成多个导电沟道；环绕纳米片堆叠层周围的环绕式栅极；源漏极，位于纳米片堆叠层两端；源漏极的材料为掺杂导电元素的半导体材料。从而本申请通过设置空洞层，能够避免底部寄生沟道效应的影响，从而降低泄露电流和栅极电容的影响，能够进一步增加器件的电学性能。能很好的解决堆叠纳米片中自热效应带来的影响。有效的降低了漏致势垒降低效应，提高了亚阈值斜率、开关比等参数。
-
公开(公告)号：CN112649699B
公开(公告)日：2021-08-10
申请号：CN202011455709.2
申请日：2020-12-10
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 中国科学院微电子研究所
IPC: G01R31/08
Abstract: 本发明涉及芯片测试领域，提供一种确定器件故障点的测试方法及装置。所述确定器件故障点的测试方法包括：按时间顺序对器件的介质层施加恒定电压和脉冲电压；监测所述脉冲电压的变化情况，根据所述脉冲电压的变化情况确定所述器件的介质层是否被击穿；在确定所述器件的介质层被击穿这一时刻停止施加所述脉冲电压，根据所述介质层的击穿情况确定所述器件最早发生故障的故障点。本发明在器件介质层被击穿的最早时期，能够立即感知到电压的变化，并立即停止施加电压。此时器件介质层击穿损坏不严重，可根据损坏情况精确定位器件最早发生故障的故障点的位置，从而分析出导致失效的具体原因，促进设计改进和制造工艺改进。
-
公开(公告)号：CN112731073A
公开(公告)日：2021-04-30
申请号：CN202011455731.7
申请日：2020-12-10
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 中国科学院微电子研究所 , 中国科学院大学
IPC: G01R31/12
Abstract: 本发明涉及芯片测试领域，提供一种用于经时击穿测试的探针卡以及经时击穿测试方法。所述用于经时击穿测试的探针卡包括：印制电路板以及设置于所述印制电路板的探针，所述印制电路板设有用于输入经时击穿测试信号的输入端，还包括限流元件，所述探针的第一端通过所述限流元件连接所述印制电路板的输入端，所述探针的第二端用于输出所述经时击穿测试信号。本发明通过限流元件吸收器件栅氧化层被击穿时的瞬间大电流，防止器件内部的其它结构被损坏(击穿)，这种情况下器件处于早期损坏，容易确定早期损坏故障点的位置，有助于确定可靠性失效的根本原因。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.027 seconds)
