公开(公告)号：CN104538450A

公开(公告)日：2015-04-22

申请号：CN201410838171.1

申请日：2014-12-29

Applicant: 中国科学院半导体研究所

Inventor： 王进泽 ,  杨香 ,  颜伟 ,  刘胜北 ,  赵继聪 ,  何志 ,  王晓东 ,  杨富华

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/1033 ,  H01L29/66068

Abstract: 本发明公开了一种具有低特征导通电阻的SiC VDMOSFET结构及其制造方法，所述结构在N+衬底上形成有N-漂移区，在该N-漂移区的上方形成有P型基极区和JFET区，所述JFET区由所述P型基极区环绕；所述P型基极区的内部形成有P+区和N+区；所述JFET区上方形成有栅介质层；在所述栅介质层与所述P型基极区之间，围绕所述JFET区形成有N-导电沟道层。且在JFET区与N-漂移区连接处形成N电流扩散层，其宽度与N-漂移层宽度相同。本发明能够降低沟道电阻和漂移区电阻，从而降低VDMOSFET结构的导通电阻。