-
公开(公告)号：CN101807517B
公开(公告)日：2011-09-21
申请号：CN201010114118.9
申请日：2010-02-25
Applicant: 中国科学院上海微系统与信息技术研究所
Inventor： 肖德元
IPC: H01L21/02 , H01L21/768 , H01L29/92 , H01L23/522
CPC classification number: H01L23/5223 , H01L23/53238 , H01L23/53295 , H01L28/90 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种形成铜互连MIM电容器结构的方法及所形成的结构。该方法首先在铜互连结构中制造一个铜导电图形以及至少一个与所述铜导电图形相连的铜通孔栓；刻蚀掉所述铜通孔栓周围的绝缘层及刻蚀停止层，使所述铜通孔栓的上表面、侧面及所述铜导电图形的部分上表面露出；在所得结构表面形成介电层，之后在所得结构的凹陷区域填充保护材料；刻蚀其他铜导电图形所需的通孔和沟槽；然后去除所述保护材料；在除去所述保护材料后的凹陷区域以及刻蚀出的通孔和沟槽中镀铜，得到铜互连MIM电容器结构。本发明与铜互连制程工艺兼容的同时，可在有限的电极面积内，进一步增大电容器容量，简化工艺步骤，节约生产成本。
-
公开(公告)号：CN102104063A
公开(公告)日：2011-06-22
申请号：CN200910201332.5
申请日：2009-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/732 , H01L21/331 , H01L21/762
CPC classification number: H01L29/7317 , H01L29/66265
Abstract: 本发明公开了一种SOI纵向双极晶体管及其制作方法，该双极晶体管包括SOI衬底，所述SOI衬底由下至上依次为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜，所述SOI衬底上采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别被侧氧隔离墙包围。本发明它采用一种简单的双多晶硅技术，不仅提高晶体管性能，而且可以减小有源区面积提高集成度；此外本发明采用侧氧隔离工艺，提高SOI BJT与SOI CMOS的兼容性，使SOI BiCMOS工艺变得简单，从而降低成本。
-
公开(公告)号：CN101789435A
公开(公告)日：2010-07-28
申请号：CN200910200718.4
申请日：2009-12-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明公开了一种基于垂直栅SOI CMOS器件的超结结构及其制作方法，该结构包括SOI衬底，以及生长在SOI衬底上的栅区、源区、沟道区、漂移区、漏区，所述栅区与埋氧层垂直并直接接触，沟道区和漏区之间设有pn柱区上下排列的漂移区，且漂移区中居于下方的柱区与漏区掺杂类型一致。本发明在垂直栅SOI CMOS器件的基础上，将单一掺杂类型的漂移区改造成pn柱区交错的漂移区，尽可能使得漂移区在达到击穿电压时全耗尽，各处电场分布得到优化，电场峰值在漂移区、漂移区与沟道区交界处、漂移区与漏区交界处降低并平坦化，在继承了垂直栅SOI CMOS器件消除浮体效应的基础上，大大提升了SOI LDMOS的抗高压击穿能力。
-
公开(公告)号：CN101771051A
公开(公告)日：2010-07-07
申请号：CN200910200964.X
申请日：2009-12-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L29/7841 , G11C11/404 , G11C2211/4016 , H01L27/10802
Abstract: 本发明公开了一种浮体动态随机存储器的单元结构及其制作工艺。其结构包括位于埋层氧化层上的N型半导体区、位于N型半导体区上的P型半导体区以及位于P型半导体区上的栅极区，P型半导体区、N型半导体区四周设有电隔离区。利用隔离的浮体栅二极管作存储节点，通过带与带间的隧道穿透，空穴在浮体积聚定义为第一种存储状态；通过PN结正向偏置，空穴从浮体发射出去或者电子注入到浮体，定义为第二种存储状态；这两种状态造成浮体栅二极管(P+/N+)正向开启电压的差异，通过电流的大小可以感知。本发明是一种高效低功耗高密度栅二极管(P+/N+)浮体存储器单元，具备制作工艺简单、集成密度高、成本低廉及可靠性高等优点。
-
公开(公告)号：CN101771028A
公开(公告)日：2010-07-07
申请号：CN200910200961.6
申请日：2009-12-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L25/075 , H01L21/50 , H01L33/48 , H01L33/58
Abstract: 本发明揭示了一种白光LED芯片，包括构成顺次构成层叠结构的第一类型LED芯片、第二类型LED芯片、及第三类型LED芯片；所述第一类型LED芯片、所述第二类型LED芯片、及所述第三类型LED芯片均包括间隔排列的基本发光单元与环氧树脂透镜。本发明还提供一种LED芯片的制造方法，包括分别制作包括间隔排列的基本发光单元与环氧树脂透镜的第一类型LED芯片、所述第二类型LED芯片、及所述第三类型LED芯片，并将上述三者键合以构成层叠结构的步骤。本发明的有益效果在于：节约芯片面积，发光效率高。
-
Patent Agency Ranking
公开(公告)号：CN101740463A
公开(公告)日：2010-06-16
申请号：CN200910200127.7
申请日：2009-12-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明涉及一种通过氧离子注入退火制备绝缘体上应变硅材料的方法。该方法首先在硅衬底上外延SiGe合金层；然后在SiGe合金层上外延一Si层；以1017cm-2量级的剂量进行第一次氧离子注入，然后以1015cm-2量级的剂量进行第二次氧离子注入，使得注入的氧离子集中在硅衬底的上部，于硅衬底与SiGe合金层的交界处形成氧离子聚集区；将完成了氧离子注入的材料在含氧的气氛下高温退火，氧离子聚集区形成SiO2，最上层的Si层也氧化为SiO2；通过腐蚀去除材料表面的SiO2，直到露出SiGe层；在SiGe表面外延Si层，由于外延的Si层会有应变，最终形成sSi/SiGe/SiO2/Si结构的绝缘体上应变硅材料。
-
公开(公告)号：CN101719501A
公开(公告)日：2010-06-02
申请号：CN200910199724.2
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/04 , H01L29/10 , H01L29/423
CPC classification number: H01L27/1211 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L27/1203 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合晶向反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用n型(110)Si材料，所述第二沟道采用p型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用不同晶向材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。
-
公开(公告)号：CN101719498A
公开(公告)日：2010-06-02
申请号：CN200910199720.4
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/16 , H01L29/06 , H01L29/10 , H01L29/423
CPC classification number: H01L27/1211 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L29/42392
Abstract: 本发明公开了一种混合材料反型模式圆柱体全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区，其特征在于：所述的第一沟道及第二沟道均为圆柱体，且具有不同的半导体材料，所述的第一沟道为n型的Ge材料，所述的第二沟道为p型的Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用圆柱体全包围栅结构，高介电常数栅介质和金属栅，可避免多晶硅栅耗尽及短沟道效应等。
-
公开(公告)号：CN101710576A
公开(公告)日：2010-05-19
申请号：CN200910200126.2
申请日：2009-12-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明涉及一种通过氧离子注入退火制备绝缘体上锗材料的方法。该方法首先在硅衬底上外延SiGe合金层；然后在SiGe合金层上外延Si薄层；通过两次不同剂量的氧离子注入，使注入的氧离子集中在硅衬底的上部，于硅衬底与SiGe合金层交界处形成氧离子聚集区；先后在不同含氧气氛中进行第一、第二次退火，使氧离子聚集区氧化形成SiO2，顶层Si薄层也氧化为SiO2，再在纯氧气气氛中退火，进一步提高SiGe层中锗的含量，然后在纯氮气气氛中退火，使SiGe层中Ge的分布更均匀，最后用纯氧气和纯氮气交替进行退火，最终SiGe合金中的Si完全被氧化为SiO2，将顶层的SiO2腐蚀掉，就形成了绝缘体上锗材料。
-
公开(公告)号：CN101931008B
公开(公告)日：2015-04-08
申请号：CN201010225638.7
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/42384 , H01L21/266 , H01L29/66575 , H01L29/7833 , H01L29/78612
Abstract: 本发明公开了一种具有体接触结构的PD SOI器件，该器件的有源区包括：栅区、体区、N型源区、N型漏区、体接触区以及硅化物；所述N型源区和N型漏区相对的分别位于所述体区前部的两侧，所述体接触区位于所述体区后部一侧与所述N型源区并排，所述硅化物位于所述体接触区及所述N型源区之上并同时与它们相接触，所述栅区为倒L型，位于所述体区之上，由所述体区的后部向外引出。该器件的体接触制作在源区与栅极引出的交界处，在有效抑制浮体效应的同时，还具有不会增加芯片面积，消除了传统体接触结构增加芯片面积的缺点，并具有制造工艺简单与常规CMOS工艺相兼容等优点。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.084 seconds)
