公开(公告)号：CN100365938C

公开(公告)日：2008-01-30

申请号：CN200410006592.4

申请日：2004-03-11

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 舒辉然 ,  范麟 ,  张加斌 ,  李儒章 ,  徐世六 ,  刘英清 ,  胡刚毅 ,  杨伟 ,  肖坤光 ,  严顺炳 ,  陈光炳 ,  蒋和全 ,  余晋川

IPC: H03M1/12

Abstract: 本发明涉及一种12位折叠插入结构A/D转换器，其特征在于内部的高六位A/D和低七位A/D均为折叠插入结构，采用两步转换的方法构成一个高速12位A/D转换器。内部的时序电路产生九相时钟，控制整个12位A/D正常工作；差分输入的模拟信号inP和inN分别经过采样开关和第一个跟踪保持放大器TH1，由TH1的输出同时进入高六位A/D(ADC6)和第二跟踪保持放大器TH2；模拟信号进入ADC6后，产生6位数码，进入D-触发器组和六位D/A转换器(DAC6)，同时通过DAC6产生一个模拟信号与TH2出来的输入模拟信号相减，形成残差；经残差放大器放大32倍后，进入低七位A/D，并得到一个7位数码；低7位数码进入D-触发器组，与上一个进入D-触发器组的高6位数码同步，并通过校正电路进行数字校正后，经三态电路输出12位数码。

公开(公告)号：CN1561001A

公开(公告)日：2005-01-05

申请号：CN200410006592.4

申请日：2004-03-11

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 舒辉然 ,  范麟 ,  张加斌 ,  李儒章 ,  徐世六 ,  刘英清 ,  胡刚毅 ,  杨伟 ,  肖坤光 ,  严顺炳 ,  陈光炳 ,  蒋和全 ,  余晋川

IPC: H03M1/12

Abstract: 本发明涉及一种12位折叠插入结构A/D转换器，其特征在于内部的高六位A/D和低七位A/D均为折叠插入结构，采用两步转换的方法构成一个高速12位A/D转换器。内部的时序电路产生九相时钟，控制整个12位A/D正常工作；差分输入的模拟信号inP和inN分别经过采样开关和第一个跟踪保持放大器TH1，由TH1的输出同时进入高六位A/D(ADC6)和第二跟踪保持放大器TH2；模拟信号进入ADC6后，产生6位数码，进入D－触发器组和六位D/A转换器(DAC6)，同时通过DAC6产生一个模拟信号与TH2出来的输入模拟信号相减，形成残差；经残差放大器放大32倍后，进入低七位A/D，并得到一个7位数码；低7位数码进入D－触发器组，与上一个进入D－触发器组的高6位数码同步，并通过校正电路进行数字校正后，经三态电路输出12位数码。