-
公开(公告)号：CN114595477A
公开(公告)日：2022-06-07
申请号：CN202210269172.3
申请日：2022-03-18
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开了一种利用密码专用指令处理器的数据加密方法，包括：对接收到的数据加密请求进行解析，得到待加密数据和目标加密算法；从算法程序集中查找目标加密算法对应的目标领域专用语言算法程序；利用预设映射工具将目标领域专用语言算法程序映射为密码专用指令汇编程序；利用密码专用指令集汇编器将密码专用指令汇编程序翻译为二进制程序文件；利用密码专用指令处理器基于二进制程序文件对待加密数据进行加密操作。应用本发明所提供的利用密码专用指令处理器的数据加密方法，减小了算法开发所需要的时间，减小了映射工具的设计难度，提升了生成程序的性能。本发明还公开了一种装置、设备及存储介质，具有相应技术效果。
-
公开(公告)号：CN113129961A
公开(公告)日：2021-07-16
申请号：CN202110430013.2
申请日：2021-04-21
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G11C11/413
Abstract: 本发明提供一种面向密码逻辑阵列局部动态重构的配置电路，包括：寄存器堆、配置解析电路和可重构计算单元；寄存器堆用于获取并存储配置信息，基于获取到的可重构单元使能信号提取配置信息，并将配置信息发送至配置解析电路；配置解析电路用于对寄存器堆输出的配置信息进行解析，得到配置信号，将配置信号发送至可重构计算单元；可重构计算单元用于响应配置信号。通过寄存器堆预先存储待重构的全部配置信息，避免了每个时钟周期从阵列外部调取配置信息，降低了配置信息更换频次、减少动态功耗，降低了系统计算资源的浪费，提高了配置电路的电路性能。
-
公开(公告)号：CN108400866B
公开(公告)日：2021-02-02
申请号：CN201810171213.9
申请日：2018-03-01
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L9/06
Abstract: 本申请提供了一种粗粒度可重构阵列，包括：10个可重构处理单元BPU，相邻的各BPU之间通过连接器CB进行互连，各个BPU中不与其它BPU互连的端子与CB连接；各个CB之间通过双向互连结构开关盒SB互连，以上构成外层Mesh拓扑结构。所述BPU包括：可重构处理器BP；所述BP包括：可重构密码运算元素RCE，各RCE的输入来自于输入互连网络，各RCE的运算结果通过输出互连网络输出，构成内层全互连拓扑结构。“Mesh+全互连”的双层拓扑结构不仅能够满足不同结构密码算法的映射需求，同时，能大大缩减了互连所消耗的硬件资源。
-
公开(公告)号：CN113127901B
公开(公告)日：2023-05-16
申请号：CN202110431379.1
申请日：2021-04-21
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F21/60
Abstract: 本申请公开了一种数据加密传输的处理方法、装置及芯片，所述方法包括：在接收到芯片对应的第一模块传输来的第一数据的情况下，对所述第一数据进行加密处理，以得到加密的第一数据，并将所述加密的第一数据输入所述芯片中的总线；在有第二数据从所述总线输出的情况下，对所述第二数据进行解密处理，以得到解密的第二数据，并将所述解密的第二数据传输给所述芯片对应的第二模块；其中，所述第一模块和所述第二模块分别为用于实现相应功能的模块。
-
Patent Agency Ranking
公开(公告)号：CN108400866A
公开(公告)日：2018-08-14
申请号：CN201810171213.9
申请日：2018-03-01
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L9/06
CPC classification number: H04L9/0618 , H04L9/06 , H04L2209/12
Abstract: 本申请提供了一种粗粒度可重构阵列，包括：10个可重构处理单元BPU，相邻的各BPU之间通过连接器CB进行互连，各个BPU中不与其它BPU互连的端子与CB连接；各个CB之间通过双向互连结构开关盒SB互连，以上构成外层Mesh拓扑结构。所述BPU包括：可重构处理器BP；所述BP包括：可重构密码运算元素RCE，各RCE的输入来自于输入互连网络，各RCE的运算结果通过输出互连网络输出，构成内层全互连拓扑结构。“Mesh+全互连”的双层拓扑结构不仅能够满足不同结构密码算法的映射需求，同时，能大大缩减了互连所消耗的硬件资源。
-
公开(公告)号：CN113129961B
公开(公告)日：2023-03-28
申请号：CN202110430013.2
申请日：2021-04-21
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G11C11/413
Abstract: 本发明提供一种面向密码逻辑阵列局部动态重构的配置电路，包括：寄存器堆、配置解析电路和可重构计算单元；寄存器堆用于获取并存储配置信息，基于获取到的可重构单元使能信号提取配置信息，并将配置信息发送至配置解析电路；配置解析电路用于对寄存器堆输出的配置信息进行解析，得到配置信号，将配置信号发送至可重构计算单元；可重构计算单元用于响应配置信号。通过寄存器堆预先存储待重构的全部配置信息，避免了每个时钟周期从阵列外部调取配置信息，降低了配置信息更换频次、减少动态功耗，降低了系统计算资源的浪费，提高了配置电路的电路性能。
-
公开(公告)号：CN114579108A
公开(公告)日：2022-06-03
申请号：CN202210247799.9
申请日：2022-03-14
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本申请公开了一种密码处理器的编译器代码生成方法及相关设备，该方案中，首先，获取数据流图，所述数据流图对应多个指令；然后，从所述数据流图对应的各个指令中，筛选出可调度指令，并确定每个可调度指令的候选簇；再从所述可调度指令中确定预设数量的目标指令，并基于每个目标指令的候选簇确定所述目标指令所在簇；所述预设数量与一条超长指令内指令槽的数量一致；最后，基于所述目标指令内的操作数的候选寄存器类型以及所述目标指令所在簇，对所述目标指令内的操作数进行寄存器分配，该方案适用于VLIW架构密码处理器的编译器代码生成，且能够降低编译时间，提升生成程序的性能。
-
公开(公告)号：CN113971374A
公开(公告)日：2022-01-25
申请号：CN202111315350.3
申请日：2021-11-08
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F30/27 , G06F17/16 , G06K9/62 , G06F111/08
Abstract: 本发明公开了一种密码专用处理器确定方法及装置，包括：获取处理器的参数集合，基于处理器的参数集合，确定功能部件集合对应的第一矩阵、时间面积积集合对应的第二矩阵以及路径延迟参数集合对应的第三矩阵；根据第一矩阵、第二矩阵和第三矩阵，确定时间面积积增幅；将时间面积积增幅和初始配置的第四矩阵输入至目标能效分析模型，获得与第四矩阵对应的目标矩阵；基于目标矩阵，确定处理器的目标参数及取值；根据处理器的目标参数及取值，对处理器的功能模块进行配置，获得目标密码专用处理器。本发明能够利用模型更准确高效地预测处理器框架中各项参数取值，实现了密码专用处理器满足实际的应用需求，提升了处理的精准度和效率。
-
公开(公告)号：CN113127901A
公开(公告)日：2021-07-16
申请号：CN202110431379.1
申请日：2021-04-21
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F21/60
Abstract: 本申请公开了一种数据加密传输的处理方法、装置及芯片，所述方法包括：在接收到芯片对应的第一模块传输来的第一数据的情况下，对所述第一数据进行加密处理，以得到加密的第一数据，并将所述加密的第一数据输入所述芯片中的总线；在有第二数据从所述总线输出的情况下，对所述第二数据进行解密处理，以得到解密的第二数据，并将所述解密的第二数据传输给所述芯片对应的第二模块；其中，所述第一模块和所述第二模块分别为用于实现相应功能的模块。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.031 seconds)
