-
公开(公告)号：CN108400866B
公开(公告)日：2021-02-02
申请号：CN201810171213.9
申请日：2018-03-01
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L9/06
Abstract: 本申请提供了一种粗粒度可重构阵列，包括：10个可重构处理单元BPU，相邻的各BPU之间通过连接器CB进行互连，各个BPU中不与其它BPU互连的端子与CB连接；各个CB之间通过双向互连结构开关盒SB互连，以上构成外层Mesh拓扑结构。所述BPU包括：可重构处理器BP；所述BP包括：可重构密码运算元素RCE，各RCE的输入来自于输入互连网络，各RCE的运算结果通过输出互连网络输出，构成内层全互连拓扑结构。“Mesh+全互连”的双层拓扑结构不仅能够满足不同结构密码算法的映射需求，同时，能大大缩减了互连所消耗的硬件资源。
-
公开(公告)号：CN111681996B
公开(公告)日：2022-09-27
申请号：CN202010572609.1
申请日：2020-06-22
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开了一种高安全的芯片封装结构及封装方法，通过在半导体衬底上制备埋置槽，并在埋置槽底部制备第一金属屏蔽层，将芯片置于埋置槽中，第一金属屏蔽层结合再布线层中的第二金属屏蔽层，共同构成针对芯片的三维立体金属屏蔽网，对芯片提供了高安全防护，从而实现高安全的芯片封装结构。本发明技术方案能够对芯片提供三维立体的物理防护，有效抵御针对芯片的物理入侵攻击。同时，三维立体金属屏蔽网结构也能够将芯片与外界进行电磁信号的隔离，一方面对芯片工作时产生的电磁辐射信号进行屏蔽，增强芯片抵御电磁侧信道攻击的能力，另一方面，也减小了外界电磁信号对芯片正常工作的干扰，提高了芯片工作的可靠性。
-
公开(公告)号：CN111681996A
公开(公告)日：2020-09-18
申请号：CN202010572609.1
申请日：2020-06-22
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开了一种高安全的芯片封装结构及封装方法，通过在半导体衬底上制备埋置槽，并在埋置槽底部制备第一金属屏蔽层，将芯片置于埋置槽中，第一金属屏蔽层结合再布线层中的第二金属屏蔽层，共同构成针对芯片的三维立体金属屏蔽网，对芯片提供了高安全防护，从而实现高安全的芯片封装结构。本发明技术方案能够对芯片提供三维立体的物理防护，有效抵御针对芯片的物理入侵攻击。同时，三维立体金属屏蔽网结构也能够将芯片与外界进行电磁信号的隔离，一方面对芯片工作时产生的电磁辐射信号进行屏蔽，增强芯片抵御电磁侧信道攻击的能力，另一方面，也减小了外界电磁信号对芯片正常工作的干扰，提高了芯片工作的可靠性。
-
公开(公告)号：CN108400866A
公开(公告)日：2018-08-14
申请号：CN201810171213.9
申请日：2018-03-01
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L9/06
CPC classification number: H04L9/0618 , H04L9/06 , H04L2209/12
Abstract: 本申请提供了一种粗粒度可重构阵列，包括：10个可重构处理单元BPU，相邻的各BPU之间通过连接器CB进行互连，各个BPU中不与其它BPU互连的端子与CB连接；各个CB之间通过双向互连结构开关盒SB互连，以上构成外层Mesh拓扑结构。所述BPU包括：可重构处理器BP；所述BP包括：可重构密码运算元素RCE，各RCE的输入来自于输入互连网络，各RCE的运算结果通过输出互连网络输出，构成内层全互连拓扑结构。“Mesh+全互连”的双层拓扑结构不仅能够满足不同结构密码算法的映射需求，同时，能大大缩减了互连所消耗的硬件资源。
-
-
-
Search Results
4
records
(took 0.035 seconds)
