粗粒度可重构密码逻辑阵列的映射方法及装置

    公开(公告)号:CN110034920B

    公开(公告)日:2023-03-31

    申请号:CN201910280257.X

    申请日:2019-04-09

    Abstract: 本发明提供粗粒度可重构密码逻辑阵列的映射方法及装置,以简化映射过程。粗粒度可重构密码逻辑阵列包括全互联的可重构处理单元PE;方法包括:将密码算法数据流图中的运算节点划分为多个运算簇;将粗粒度可重构密码逻辑阵列中的PE作为蚂蚁节点,使用蚁群算法计算得到粗粒度可重构密码逻辑阵列与运算簇间的最优映射路径;其中,最优映射路径中的每一PE与一个运算簇相映射。可见,在本发明实施例中,预先对密码算法数据流图进行了划分,随后基于运算簇进行映射,增大了密码算法数据流图的映射粒度,相应的降低算法映射复杂度。同时,采用蚁群算法完成粗粒度可重构密码逻辑阵列与运算簇间的映射,可加速映射收敛过程,提高映射性能及效率。

    一种面向密码逻辑阵列局部动态重构的配置电路

    公开(公告)号:CN113129961A

    公开(公告)日:2021-07-16

    申请号:CN202110430013.2

    申请日:2021-04-21

    Abstract: 本发明提供一种面向密码逻辑阵列局部动态重构的配置电路,包括:寄存器堆、配置解析电路和可重构计算单元;寄存器堆用于获取并存储配置信息,基于获取到的可重构单元使能信号提取配置信息,并将配置信息发送至配置解析电路;配置解析电路用于对寄存器堆输出的配置信息进行解析,得到配置信号,将配置信号发送至可重构计算单元;可重构计算单元用于响应配置信号。通过寄存器堆预先存储待重构的全部配置信息,避免了每个时钟周期从阵列外部调取配置信息,降低了配置信息更换频次、减少动态功耗,降低了系统计算资源的浪费,提高了配置电路的电路性能。

    一种粗粒度可重构密码逻辑阵列

    公开(公告)号:CN108400866B

    公开(公告)日:2021-02-02

    申请号:CN201810171213.9

    申请日:2018-03-01

    Abstract: 本申请提供了一种粗粒度可重构阵列,包括:10个可重构处理单元BPU,相邻的各BPU之间通过连接器CB进行互连,各个BPU中不与其它BPU互连的端子与CB连接;各个CB之间通过双向互连结构开关盒SB互连,以上构成外层Mesh拓扑结构。所述BPU包括:可重构处理器BP;所述BP包括:可重构密码运算元素RCE,各RCE的输入来自于输入互连网络,各RCE的运算结果通过输出互连网络输出,构成内层全互连拓扑结构。“Mesh+全互连”的双层拓扑结构不仅能够满足不同结构密码算法的映射需求,同时,能大大缩减了互连所消耗的硬件资源。

    高安全的芯片封装结构及封装方法

    公开(公告)号:CN111681996B

    公开(公告)日:2022-09-27

    申请号:CN202010572609.1

    申请日:2020-06-22

    Abstract: 本发明公开了一种高安全的芯片封装结构及封装方法,通过在半导体衬底上制备埋置槽,并在埋置槽底部制备第一金属屏蔽层,将芯片置于埋置槽中,第一金属屏蔽层结合再布线层中的第二金属屏蔽层,共同构成针对芯片的三维立体金属屏蔽网,对芯片提供了高安全防护,从而实现高安全的芯片封装结构。本发明技术方案能够对芯片提供三维立体的物理防护,有效抵御针对芯片的物理入侵攻击。同时,三维立体金属屏蔽网结构也能够将芯片与外界进行电磁信号的隔离,一方面对芯片工作时产生的电磁辐射信号进行屏蔽,增强芯片抵御电磁侧信道攻击的能力,另一方面,也减小了外界电磁信号对芯片正常工作的干扰,提高了芯片工作的可靠性。

    高安全的芯片封装结构及封装方法

    公开(公告)号:CN111681996A

    公开(公告)日:2020-09-18

    申请号:CN202010572609.1

    申请日:2020-06-22

    Abstract: 本发明公开了一种高安全的芯片封装结构及封装方法,通过在半导体衬底上制备埋置槽,并在埋置槽底部制备第一金属屏蔽层,将芯片置于埋置槽中,第一金属屏蔽层结合再布线层中的第二金属屏蔽层,共同构成针对芯片的三维立体金属屏蔽网,对芯片提供了高安全防护,从而实现高安全的芯片封装结构。本发明技术方案能够对芯片提供三维立体的物理防护,有效抵御针对芯片的物理入侵攻击。同时,三维立体金属屏蔽网结构也能够将芯片与外界进行电磁信号的隔离,一方面对芯片工作时产生的电磁辐射信号进行屏蔽,增强芯片抵御电磁侧信道攻击的能力,另一方面,也减小了外界电磁信号对芯片正常工作的干扰,提高了芯片工作的可靠性。

    粗粒度可重构密码逻辑阵列的映射方法及装置

    公开(公告)号:CN110034920A

    公开(公告)日:2019-07-19

    申请号:CN201910280257.X

    申请日:2019-04-09

    Abstract: 本发明提供粗粒度可重构密码逻辑阵列的映射方法及装置,以简化映射过程。粗粒度可重构密码逻辑阵列包括全互联的可重构处理单元PE;方法包括:将密码算法数据流图中的运算节点划分为多个运算簇;将粗粒度可重构密码逻辑阵列中的PE作为蚂蚁节点,使用蚁群算法计算得到粗粒度可重构密码逻辑阵列与运算簇间的最优映射路径;其中,最优映射路径中的每一PE与一个运算簇相映射。可见,在本发明实施例中,预先对密码算法数据流图进行了划分,随后基于运算簇进行映射,增大了密码算法数据流图的映射粒度,相应的降低算法映射复杂度。同时,采用蚁群算法完成粗粒度可重构密码逻辑阵列与运算簇间的映射,可加速映射收敛过程,提高映射性能及效率。

    一种面向密码逻辑阵列局部动态重构的配置电路

    公开(公告)号:CN113129961B

    公开(公告)日:2023-03-28

    申请号:CN202110430013.2

    申请日:2021-04-21

    Abstract: 本发明提供一种面向密码逻辑阵列局部动态重构的配置电路,包括:寄存器堆、配置解析电路和可重构计算单元;寄存器堆用于获取并存储配置信息,基于获取到的可重构单元使能信号提取配置信息,并将配置信息发送至配置解析电路;配置解析电路用于对寄存器堆输出的配置信息进行解析,得到配置信号,将配置信号发送至可重构计算单元;可重构计算单元用于响应配置信号。通过寄存器堆预先存储待重构的全部配置信息,避免了每个时钟周期从阵列外部调取配置信息,降低了配置信息更换频次、减少动态功耗,降低了系统计算资源的浪费,提高了配置电路的电路性能。

Patent Agency Ranking