公开(公告)号：CN113129961A

公开(公告)日：2021-07-16

申请号：CN202110430013.2

申请日：2021-04-21

Applicant: 中国人民解放军战略支援部队信息工程大学

Inventor： 李伟 ,  高嘉浩 ,  章宇雷 ,  杜怡然 ,  陈韬 ,  南龙梅 ,  徐劲松 ,  金羽

IPC: G11C11/413

Abstract: 本发明提供一种面向密码逻辑阵列局部动态重构的配置电路，包括：寄存器堆、配置解析电路和可重构计算单元；寄存器堆用于获取并存储配置信息，基于获取到的可重构单元使能信号提取配置信息，并将配置信息发送至配置解析电路；配置解析电路用于对寄存器堆输出的配置信息进行解析，得到配置信号，将配置信号发送至可重构计算单元；可重构计算单元用于响应配置信号。通过寄存器堆预先存储待重构的全部配置信息，避免了每个时钟周期从阵列外部调取配置信息，降低了配置信息更换频次、减少动态功耗，降低了系统计算资源的浪费，提高了配置电路的电路性能。

公开(公告)号：CN113129961B

公开(公告)日：2023-03-28

申请号：CN202110430013.2

申请日：2021-04-21

Applicant: 中国人民解放军战略支援部队信息工程大学

Inventor： 李伟 ,  高嘉浩 ,  章宇雷 ,  杜怡然 ,  陈韬 ,  南龙梅 ,  徐劲松 ,  金羽

IPC: G11C11/413

Abstract: 本发明提供一种面向密码逻辑阵列局部动态重构的配置电路，包括：寄存器堆、配置解析电路和可重构计算单元；寄存器堆用于获取并存储配置信息，基于获取到的可重构单元使能信号提取配置信息，并将配置信息发送至配置解析电路；配置解析电路用于对寄存器堆输出的配置信息进行解析，得到配置信号，将配置信号发送至可重构计算单元；可重构计算单元用于响应配置信号。通过寄存器堆预先存储待重构的全部配置信息，避免了每个时钟周期从阵列外部调取配置信息，降低了配置信息更换频次、减少动态功耗，降低了系统计算资源的浪费，提高了配置电路的电路性能。