-
公开(公告)号：CN118101476A
公开(公告)日：2024-05-28
申请号：CN202410109250.2
申请日：2024-01-26
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L41/0895 , H04L41/40 , H04L41/0803 , H04L69/08 , H04L69/22
Abstract: 本发明属于网络交换设备技术领域，特别涉及一种适用于异构协议之间相互通信的软件定义互连装置及方法，包括：通过软件定义的方式对网络交换设备完成参数配置；每个端口接收网络节点设备发送给网络交换设备的数据包，根据数据包的目的端口协议类型与源端口协议类型是否一致判断是否需要进行协议转换；如果一致，不需要进行协议转换，将数据包通过协议无关交换模块发送给目的端口；如果不一致，需要进行协议转换，将数据包通过协议无关交换模块发送给协议解析转换模块，通过协议转换得到目的协议数据包，将目的协议数据包再次通过协议无关交换模块发送至目的端口。本发明采用集中式协议解析转换模块实现异构协议之间互连互通，硬件实现成本更低。
-
公开(公告)号：CN117613048A
公开(公告)日：2024-02-27
申请号：CN202311545388.9
申请日：2023-11-20
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H01L27/02 , G06F30/3953
Abstract: 本发明涉及晶上系统设计技术领域，特别涉及一种晶上系统晶圆基板互连信息构建方法及系统，通过自动获取晶上系统芯粒的连接点列表，并将连接点列表中各芯粒连接点划分至相应连接点类型中；利用EDA工具对所需贴装芯粒连接点进行综合处理，获取芯粒互连信息文件；通过脚本自动设置互联信息顶层输入输出端口，以使连接点类型一中各连接点对应晶圆基板顶层的微凸点或底层的C4凸点；基于芯粒互连信息文件和顶层输入输出端口通过脚本对所需贴装芯粒自动实例化，以获取晶上系统晶圆基板互连信息。本发明通过脚本对各芯粒连接凹凸贴图信息的分类自动梳理，简化晶上系统晶圆基板互连信息文件设计的复杂度，提升其生成效率和准确性，能够适用于大规模集成、高密度互连的晶上系统晶圆基板设计。
-
公开(公告)号：CN118916051A
公开(公告)日：2024-11-08
申请号：CN202410858897.5
申请日：2024-06-28
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F8/65 , G06F11/263
Abstract: 本发明涉及芯片测试技术领域，特别涉及一种高速serdes集成ecpu的芯片测试ATE固件加载方法及系统，针对ecpu加载固件时发出的固件读取指令，基于固件读取指令生成写有固件编码信息的的ATE测试向量，所述ecpu集成在待测试芯片高速serdes中，所述固定读取指令包括地址信息、时钟信息及片选信号时序信息；利用ATE测试向量模拟外部内存对ecpu响应，并按时序约束将固件相关数据写入ecpu，所述时序约束包括依据片选信号时序信息设置的等待时钟周期数和固件加载时间段。本发明利用ATE替代外置memory完成ecpu固件加载，提高芯片调试效率，降低芯片测试成本。
-
公开(公告)号：CN117119073A
公开(公告)日：2023-11-24
申请号：CN202310928828.2
申请日：2023-07-26
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L69/08 , H04L67/561 , H04L41/40
Abstract: 本发明公开一种面向协议转换的软件定义报文处理方法及装置，通过构建元数据归一化处理流程，利用ram缓存解析键值、匹配键值组装指令、会话信息表项，赋予报文处理软件定义属性，在硬件层面实现面向协议转换的软件定义报文处理。本发明支持多种异构协议的转换报文处理，相对于桥接芯片，同为硬件电路设计，在性能相当的情况下，具有较高的灵活性；且在能支持多种异构协议转换报文处理的情况下，具有较小的延迟等性能；本发明具有软件可定义属性，软件可定义属性体现在解析键值、匹配键值组装指令、会话信息表项等可以软件定义，与基于FPGA的报文处理相比，具有灵活配置的情况下，可以在线实时配置。
-
Patent Agency Ranking
公开(公告)号：CN118838861A
公开(公告)日：2024-10-25
申请号：CN202410813511.9
申请日：2024-06-24
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F13/42
Abstract: 本发明涉及多协议SerDes技术领域，尤其涉及一种多协议Serdes接口在不同协议通信要求的约束设计方法及系统，首先根据各协议的TX/RX CLK的频率要求，在Serdes同一个管脚上定义多个时钟，完成同一个Serdes管脚上所有支持协议对应的时钟定义；然后将Serdes IP内部定义的生成时钟全部删除掉，重新定义由Serdes内部时钟作为源时钟生成的各协议对应的生成时钟；其次定义Serdes外部不同协议对应的门控时钟为生成时钟；最后对Serdes同一个管脚上定义的多个协议对应的多个时钟设置set_clock_group‑physically_exclusive，避免对不同协议之间的时钟进行时序分析。本发明通过单一约束文件替代现有多个约束文件，减少了约束文件数量以及静态时序分析的运行次数，提高静态时序分析的工作效率。
-
公开(公告)号：CN118540248A
公开(公告)日：2024-08-23
申请号：CN202410863391.3
申请日：2024-06-29
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L43/0852 , H04L43/18 , H04L69/08 , H04L69/18
Abstract: 本发明涉及高速通信技术领域，特别涉及一种支持多种协议的SerDes接口收发时延测量方法及系统，在待测SerDes接口和以太网标准测试仪之间设置协议转换芯片，所述协议转换芯片用于对待测SerDes接口和以太网标准测试仪之间的通信协议进行协议转换；利用以太网标准测试仪测量收发报文中所携带的时间戳，依据收发报文中的时间戳确定SerDes接口收发时延，所述收发报文为发送至待测SerDes接口用于时延测试的以太网报文。本发明利用标准以太网测试仪及可支持以太网、RapidIO、PCIe等多种协议的协议转换芯片来实现对支持以太网、RapidIO、PCIe等多种协议的SerDes接口收发时延进行测量，极大地提高测量效率，保证测量结果的准确性，利用标准测试仪的时间戳功能，测量结果更加权威，便于部署实施。
-
公开(公告)号：CN118657096A
公开(公告)日：2024-09-17
申请号：CN202410811416.5
申请日：2024-06-21
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F30/33 , G06F30/337 , G06F13/42
Abstract: 本发明涉及SerDes初始化技术领域，尤其涉及一种多协议SerDes初始化控制系统及方法，首先释放PLL的复位产生多协议SerDes模块工作所需的312.5MHz参考时钟和eCPU工作所需的400MHz工作时钟；然后释放QSPI和AHB总线的复位，打开配置通路；此时eCPU工作时钟和SerDes配置通路就位，接着释放eCPU复位，eCPU调用QSPI从片外FLASH存储器中读出firmware，再通过QSPI转AHB接口转换模块，将firmware写入SerDes的RAM中；当firmware加载完成之后释放SerDes的MCU复位，MCU根据firmware配置对SerDes进行初始化配置并控制SerDes内部复位的触发和释放，完成SerDes初始化。本发明通过firmware对多协议SerDes进行初始化配置，可有效简化多协议SerDes初始化流程，降低全芯片初始化控制的设计难度。
-
公开(公告)号：CN116909981A
公开(公告)日：2023-10-20
申请号：CN202310673939.3
申请日：2023-06-07
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F15/78
Abstract: 本发明提供一种基于Rapid IO接口的晶上系统配置网络及构建方法。该构建方法所适用的条件包括：晶上系统提供有支持Rapid IO协议处理的模块和对外接口，晶上系统上集成的各部件均包含支持Rapid IO协议处理的模块和对外接口，包括：步骤1：将管理主机与晶上系统通过Rapid IO接口连接；步骤2：管理主机利用Rapid IO维护包枚举晶上系统上的所有部件以构建得到晶上系统的可视化拓扑结构；并在枚举过程中对探测感知到的所有交换部件进行路由配置以形成路由表；步骤3：根据构建的可视化拓扑结构，管理主机通过控制Rapid IO维护包的跳数字段，结合路由表将配置信息下发到晶上系统上的目标部件。
-
公开(公告)号：CN221899555U
公开(公告)日：2024-10-25
申请号：CN202323460672.4
申请日：2023-12-19
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F30/392
Abstract: 本实用新型涉及电路设计技术领域，特别涉及一种电子线路板多端电路网络切换座及切换电路，包含基座，所述基座设置有安装腔；安装在基座底板上的铜柱，所述铜柱包括中心铜柱和围绕中心铜柱设置的多个连接铜柱，且中心铜柱和多个连接铜柱分别连接电子线路板中的若干电路网络；及安装在基座安装腔内的切换组件，所述切换组件用于将中心铜柱和其中一个连接铜柱连接，以将中心铜柱和对应连接铜柱之间的待连接的电路网络进行信号连接。本实用新型满足差分时钟信号及高速电路设计中的电路网络切换需求，且操作简单，极大地节省来回焊接的时间，避免频繁来回焊接导致的焊盘掉落的风险，增加板卡使用寿命及使用中的灵活性，具有较好的应用前景。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.048 seconds)
