多协议Serdes接口在不同协议通信要求的约束设计方法及系统

    公开(公告)号:CN118838861A

    公开(公告)日:2024-10-25

    申请号:CN202410813511.9

    申请日:2024-06-24

    Abstract: 本发明涉及多协议SerDes技术领域,尤其涉及一种多协议Serdes接口在不同协议通信要求的约束设计方法及系统,首先根据各协议的TX/RX CLK的频率要求,在Serdes同一个管脚上定义多个时钟,完成同一个Serdes管脚上所有支持协议对应的时钟定义;然后将Serdes IP内部定义的生成时钟全部删除掉,重新定义由Serdes内部时钟作为源时钟生成的各协议对应的生成时钟;其次定义Serdes外部不同协议对应的门控时钟为生成时钟;最后对Serdes同一个管脚上定义的多个协议对应的多个时钟设置set_clock_group‑physically_exclusive,避免对不同协议之间的时钟进行时序分析。本发明通过单一约束文件替代现有多个约束文件,减少了约束文件数量以及静态时序分析的运行次数,提高静态时序分析的工作效率。

    基于IP核复用和多PCS集成的FC协议控制器及通路配置方法

    公开(公告)号:CN118748569A

    公开(公告)日:2024-10-08

    申请号:CN202410777688.8

    申请日:2024-06-17

    Abstract: 本发明提供一种基于IP核复用和多PCS集成的FC协议控制器及通路配置方法。该FC协议控制器主要包括:两个PCS选择模块和两个速率选择模块;两个速率选择模块用于生成PCS模块选择指示信号;两个PCS选择模块均包括数据收发端、信息配置端和用于连接多个PCS模块或IP核的PCS接口;其中一个数据收发端与serdes模块连接,另一个数据收发端与MAC模块连接,信息配置端均用于获取给定的链路速率和PCS模块选择指示信号;如此,PCS选择模块可以根据给定的链路速率对系统时钟进行分频,使得多个不同频点的PCS接口所连接的PCS模块与分频后的时钟信号相匹配,根据PCS模块选择指示信号将数据传输至对应频点的PCS模块,或者从对应频点的PCS模块中获取传输的数据。

    一种系统级验证仿真加速的方法和装置

    公开(公告)号:CN118747492A

    公开(公告)日:2024-10-08

    申请号:CN202410845011.3

    申请日:2024-06-27

    Abstract: 本发明公开一种系统级验证仿真加速的方法和装置,该方法包括:在首次构造完测试激励后,保存所有信号信息,在新用例的仿真零时刻直接配置已保存的所有信号值,从而跳过初始化阶段直接开启激励测试,在仿真结束后通过比对寄存器模块信号值来判断是否符合预期。本发明可以加速系统级仿真,节省协议建链和寄存器配置的仿真时间,节省用例结束前的寄存器读取比对所花费的仿真时间,在芯片前端验证阶段使用本发明可以缩短全系统验证50%的时间,在首次构造完测试激励后,保存所有信号信息,在后续的用例编写及测试过程中,可以大大减少人员投入,增加项目收益。

Patent Agency Ranking