-
公开(公告)号：CN117613048A
公开(公告)日：2024-02-27
申请号：CN202311545388.9
申请日：2023-11-20
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H01L27/02 , G06F30/3953
Abstract: 本发明涉及晶上系统设计技术领域，特别涉及一种晶上系统晶圆基板互连信息构建方法及系统，通过自动获取晶上系统芯粒的连接点列表，并将连接点列表中各芯粒连接点划分至相应连接点类型中；利用EDA工具对所需贴装芯粒连接点进行综合处理，获取芯粒互连信息文件；通过脚本自动设置互联信息顶层输入输出端口，以使连接点类型一中各连接点对应晶圆基板顶层的微凸点或底层的C4凸点；基于芯粒互连信息文件和顶层输入输出端口通过脚本对所需贴装芯粒自动实例化，以获取晶上系统晶圆基板互连信息。本发明通过脚本对各芯粒连接凹凸贴图信息的分类自动梳理，简化晶上系统晶圆基板互连信息文件设计的复杂度，提升其生成效率和准确性，能够适用于大规模集成、高密度互连的晶上系统晶圆基板设计。
-
公开(公告)号：CN113553031B
公开(公告)日：2023-02-24
申请号：CN202110626788.7
申请日：2021-06-04
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F8/20 , G06F8/71 , G06N3/008 , G06N3/0464 , G06N3/063
Abstract: 本发明属于信号处理及深度学习技术领域，特别涉及一种软件定义变结构计算架构及利用其实现的左右脑一体化资源联合分配方法，基于拟态计算思想通过建立能够满足传统信号处理与深度学习全流程计算需求的左右脑一体化软件定义变结构计算实现左脑高精度信号处理与右脑低精度深度学习。本发明基于拟态计算思想通过建立混合颗粒度的异构构件化计算资源池、分布式层次化存储结构以及软件定义互连结构，根据任务计算需求与负载变化实现软件定义灵活变结构的左右脑计算方法，一方面解决传统信号处理与深度学习的高效衔接与一体化实现，另一方面通过软件定义变结构计算解决传统信号处理与深度学习的高性能、高效能以及高灵活实现问题，具有较好的应用前景。
-
公开(公告)号：CN111880634B
公开(公告)日：2022-07-12
申请号：CN202010602603.4
申请日：2020-06-29
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种SRIO交换芯片的复位结构及其复位状态监控方法。该复位结构包括：全局复位模块，所述全局复位模块的输入端连接复位源，其输出端连接交换芯片的复位对象；所述复位源包括外部引脚输入源、端口逻辑的复位请求处理源和全局寄存器配置源；所述复位对象包括：包含核心PLL和分频器的时钟模块，包含SerDes PLL、SerDes数据逻辑和SerDes寄存器的SerDes模块，包含端口逻辑和端口寄存器的端口模块，包含交换逻辑和交换寄存器的核心交换模块，I2C模块，JTAG模块和全局寄存器模块。本发明可以处理多种类型的复位源，每种复位源可以对交换芯片的不同范围进行复位，并且当多个复位源同时有效时，还可以按照复位优先级依次进行复位操作，以保证复位的可靠性。
-
公开(公告)号：CN113572486B
公开(公告)日：2022-06-24
申请号：CN202110731602.4
申请日：2021-06-29
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种具有低速SerDes接口的发送器、接收器及其电路设计方法。该发送器包括SerDes模拟电路和SerDes数字电路，SerDes数字电路包括：四分频模块，用于将SerDes模拟电路产生的SerDes并行数据发送时钟tx_clk_20t进行四分频产生控制器的并行数据发送时钟pma_tx_clk输入至协议控制器；异步FIFO模块，用于对来自协议控制器的数据进行跨异步读取；tx_data_repeat_gen模块，用于将异步FIFO模块读取的一个位宽为40bit的数据rd_data_40中的每一bit均重复发送一次，得到一个位宽为80bit的数据tx_data_80；位宽转换模块，用于对tx_data_repeat_gen模块输出的数据tx_data_80进行80bit到20bit的位宽转换；SerDes模拟电路，用于对位宽转换模块输出的数据进行并串转换处理，并通过其高速差分串行通道线TX_P/TX_N将数据发送出去；以及产生SerDes并行数据发送时钟tx_clk_20t。
-
公开(公告)号：CN113110943A
公开(公告)日：2021-07-13
申请号：CN202110344052.0
申请日：2021-03-31
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于交换芯片技术领域，特别涉及一种软件定义交换结构及基于该结构的数据交换方法，用于适配信息系统中不同应用需求，该结构包含：通过共享缓存结构组成的第一级交换，与通过CrossBar矩阵组成的第二级交换，其中，第一级交换中的共享缓存结构设置有m*n个端口，该m*n个端口均分为n个端口组，每个端口组内共享输入缓存和输出缓存，端口组之间通过第二级交换中的CrossBar矩阵连接。本发明综合考虑共享缓存交换和CrossBar矩阵交换两种交换结构的优缺点，将二者优点结合起来，基于软件定义互连技术实现高吞吐低时延交换结构的可编程特性以及协议无关性，满足交换芯片在多种不同场景下的实际应用，具有较好的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN112217792A
公开(公告)日：2021-01-12
申请号：CN202010919830.X
申请日：2020-09-04
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于网络安全技术领域，公开一种支持变长输入的加密恶意流量检测装置和方法，该装置包括：网络流量捕获模块，数据预处理模块，1维卷积神经网络模块，金字塔池化层模块，全连接层模块，分类器模块及恶意流量处理模块。本发明通过引入金字塔池化机制，使检测机制拥有处理可变长网络流量数据的能力，即任意维度的网络流量数据输入到该检测模型中，均可以实施有效检测；因为本发明不需要对流量数据做额外的处理，所采用的数据是原始流量数据，因此，对流量数据的反映更加完备、准确，不存在损害、遗失网络数据流量特征的问题。
-
公开(公告)号：CN112162866A
公开(公告)日：2021-01-01
申请号：CN202010897173.3
申请日：2020-08-31
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开基于相对时间的异构执行体程序同步方法及装置，该方法包括：异构执行体向调度器发送同步申请消息；调度器接收同步申请消息，返回同步响应消息；若异构执行体在等待时间内未收到调度器发送的同步响应消息，则再次以相同的同步申请次数SNs发送同步申请消息给调度器，以定时器事件最小到时时间为IO复用检测函数的等待时间；异构执行体若在等待时间内收到调度器发送的同步响应消息，则先判断SNr与SNs是否相等，若SNr＝SNs，则根据RTr进行计算，将定时器事件的超时事件加入Qready中，同时判断RDr与ENr是否相等，若相等则将读事件加入Qready中，程序处理Qready；若SNr≠SNs，则将同步响应消息丢弃。本发明可有效解决定时器事件、read事件执行顺序不一致导致的状态机失步的问题。
-
公开(公告)号：CN109327393A
公开(公告)日：2019-02-12
申请号：CN201811370028.9
申请日：2018-11-17
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L12/741 , H04L29/06
Abstract: 本发明属于网络通信技术领域，特别涉及一种网络交换目的端口确定方法、装置及基于该装置的交换机，该方法包含：接收待转发数据帧，并获取数据帧的网络协议类型、目的地址和源端口号，生成包含目的地址和源端口号的对比值；通过对比值获取对应散列值，并以散列值为地址，在预设转发表中读取存储有所述地址的转发表项；提取转发表项中已学习对比值和目标端口号，将所述对比值与所述已学习对比值进行匹配，若匹配成功，则将所述目标端口号作为用于转发所述待转发数据帧的目的端口，若未匹配成功，则输出匹配失败通知。本发明能够缓解现有技术中存在的应用多种网络协议的多个数据帧混合转发时的成本增加问题，进一步提升SDN网络架构中数据通信的性能。
-
公开(公告)号：CN118540248A
公开(公告)日：2024-08-23
申请号：CN202410863391.3
申请日：2024-06-29
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L43/0852 , H04L43/18 , H04L69/08 , H04L69/18
Abstract: 本发明涉及高速通信技术领域，特别涉及一种支持多种协议的SerDes接口收发时延测量方法及系统，在待测SerDes接口和以太网标准测试仪之间设置协议转换芯片，所述协议转换芯片用于对待测SerDes接口和以太网标准测试仪之间的通信协议进行协议转换；利用以太网标准测试仪测量收发报文中所携带的时间戳，依据收发报文中的时间戳确定SerDes接口收发时延，所述收发报文为发送至待测SerDes接口用于时延测试的以太网报文。本发明利用标准以太网测试仪及可支持以太网、RapidIO、PCIe等多种协议的协议转换芯片来实现对支持以太网、RapidIO、PCIe等多种协议的SerDes接口收发时延进行测量，极大地提高测量效率，保证测量结果的准确性，利用标准测试仪的时间戳功能，测量结果更加权威，便于部署实施。
-
公开(公告)号：CN117614613A
公开(公告)日：2024-02-27
申请号：CN202311520197.7
申请日：2023-11-15
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于密码算法硬件加速技术领域，特别涉及一种基于向量化计算的MD5加速方法及系统，该方法包括Host端的CPU负责批量MD5计算任务的程序中的数据预处理和配置加速器的指令流；Device端的加速器负责执行向量化并行计算操作，并将结果输出交由Host端的CPU，CPU最终输出哈希值；所述加速器采用向量化体系结构，所采用的指令集为自定义的向量化指令集。该系统包含通用处理器CPU和专用指令加速器。本发明不需要考虑指令集授权问题以及依赖支持向量化指令集的CPU，完成对批量MD5计算任务的向量化加速。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.049 seconds)
