-
公开(公告)号：CN103379005B
公开(公告)日：2018-03-23
申请号：CN201210119662.1
申请日：2012-04-20
Applicant: 中兴通讯股份有限公司
IPC: H04L12/28 , H04L12/931 , H04B10/40
CPC classification number: H04Q11/0003 , H04L12/2861 , H04L12/2885 , H04Q11/0005 , H04Q11/0067
Abstract: 本发明公开了一种OLT设备及其实现方法，涉及PON领域。本发明公开的光线路终端设备，包括接口单元，接收业务处理装置传输的以太网格式的数据，将接收到的以太网格式的数据进行协议处理，将协议处理后的数据转换为发送接口对应的传输信号再传输到外部设备，以及将接收外部设备发送的报文数据，将报文数据转换为业务处理装置对应的协议处理，将协议处理后的信号转换为以太网格式的数据，并传输给业务处理装置；业务处理装置，对接口单元传输的数据进行业务处理，并将处理后的数据传输给接口单元。本发明还公开了一种光线路终端设备的实现方法。本申请技术方案实现了OLT设备内组件小型化和模块化，为实现基于PON的三网融合奠定了基础。
-
公开(公告)号：CN104104571A
公开(公告)日：2014-10-15
申请号：CN201310123395.X
申请日：2013-04-10
Applicant: 中兴通讯股份有限公司
CPC classification number: H04L12/4641 , H04L12/2885 , H04Q11/0067 , H04Q2011/0077
Abstract: 本发明公开了一种虚拟局域网域映射与访问控制的方法和装置，其方法包括：接收用户网络接口（上行方向时）或PON专用接口（下行方向时）发送的数据包；提取数据包的包头数据，对包头数据标记识别，获得数据包的VLAN ID，获取用户网络接口号；根据用户网络接口号和VLAN ID，查询访问控制表或VLAN转换配置表，获得VLAN域转换方式和数据包处理方式；根据数据包处理方式对数据包进行处理，根据VLAN域转换方式对VLAN域进行转换。本发明灵活地实现访问控制和VLAN域映射，有效减少芯片面积，降低生产成本，具有高效和功耗低特点，满足ONU或ONT芯片线速处理数据要求。
-
公开(公告)号：CN104104571B
公开(公告)日：2018-12-07
申请号：CN201310123395.X
申请日：2013-04-10
Applicant: 中兴通讯股份有限公司
Abstract: 本发明公开了一种虚拟局域网域映射与访问控制的方法和装置，其方法包括：接收用户网络接口（上行方向时）或PON专用接口（下行方向时）发送的数据包；提取数据包的包头数据，对包头数据标记识别，获得数据包的VLAN ID，获取用户网络接口号；根据用户网络接口号和VLAN ID，查询访问控制表或VLAN转换配置表，获得VLAN域转换方式和数据包处理方式；根据数据包处理方式对数据包进行处理，根据VLAN域转换方式对VLAN域进行转换。本发明灵活地实现访问控制和VLAN域映射，有效减少芯片面积，降低生产成本，具有高效和功耗低特点，满足ONU或ONT芯片线速处理数据要求。
-
公开(公告)号：CN103379391A
公开(公告)日：2013-10-30
申请号：CN201210123384.7
申请日：2012-04-24
Applicant: 中兴通讯股份有限公司
IPC: H04Q11/00
Abstract: 本发明公开了一种OLT和通过该OLT进行信号处理的方法和装置，其中，该OLT，包括：处理器和至少两种类型的PON MAC芯片；其中，处理器与PON MAC芯片连接，用于确定OLT所在的无源光网络PON的网络类型，并向与网络类型对应的PON MAC芯片发送指示信号，其中，指示信号用于指示PON MAC芯片对通过OLT的数据帧进行处理。本发明解决了现有技术中由于一旦PON MAC芯片的类型确定则该OLT线卡的类型就确定，而导致的OLT设备技术类型的选择基本上取决于线卡的类型，而造成的灵活性较差、对系统设备的升级和维护较为复杂的技术问题，达到了提高OLT设备灵活性的技术效果。
-
公开(公告)号：CN101719104A
公开(公告)日：2010-06-02
申请号：CN200910223846.0
申请日：2009-11-24
Applicant: 中兴通讯股份有限公司
Abstract: 本发明公开了一种同步动态存储器的控制系统及控制方法，系统包括：地址缓存控制器，调整起始读请求的读地址顺序，并将调整了读地址顺序的读请求发送给同步动态存储器控制器；同步动态存储器控制器与地址缓存控制器连接，根据调整了读地址顺序的读请求，从同步动态存储器中读出数据，并将读出的数据发送给数据缓存控制器；数据缓存控制器分别与同步动态存储器控制器和地址缓存控制器连接，用于对接收的数据进行排序，按照起始读请求的顺序输出数据。本发明通过对输入读地址的处理，能够最大可能提供给同步动态存储器控制器PFH和PH的情形，为同步动态存储器控制器提升效率提供基础，同时通过对读出数据的处理，使输出数据与请求的先后顺序一致。
-
Patent Agency Ranking
公开(公告)号：CN100369429C
公开(公告)日：2008-02-13
申请号：CN200410049840.3
申请日：2004-06-25
Applicant: 中兴通讯股份有限公司
IPC: H04L12/28
Abstract: 本发明公开了一种通讯领域中提高VC-3或VC-4虚级联延时补偿能力的方法，首先进行存储设备写入方向的处理：改变时隙编号方法，并将VC-3或VC-4的定位指示信号和SQ值复制给该N条VC-12支路；然后进行存储设备读出方向的处理：分别生成VC-12支路和N个虚拟VC-12支路的读出方向时序、VC-3或VC-4的调整机会位，将N个虚拟VC-12支路作为同一个VCG组的N个成员进行独立处理，并监视读写地址的距离，进行相应处理。本发明提高了对VC-3和VC-4支路的虚级联组的延时补偿能力。所述方法在处理同时有VC-3和VC-12的系统或VC-4和VC-12的系统时，可以最大限度的利用外部RAM的空间。
-
公开(公告)号：CN103457824A
公开(公告)日：2013-12-18
申请号：CN201210176733.1
申请日：2012-05-31
Applicant: 中兴通讯股份有限公司
IPC: H04L12/56
Abstract: 本发明公开了一种报文处理方法及装置，其中，该方法包括：根据收到的报文获取与报文对应的提取规则；按照提取规则对报文进行抽样提取；将抽样提取得到的数据与预置数据进行匹配，获取报文的处理规则。通过运用本发明，解决了相关技术中没有一种高效、灵活处理报文的方法，导致报文的检测处理过程不灵活且成本较高的问题，进而提供了高效且灵活的报文处理方法，提升了系统性能，提高了用户体验。
-
公开(公告)号：CN101753431B
公开(公告)日：2012-01-11
申请号：CN200810240485.6
申请日：2008-12-22
Applicant: 中兴通讯股份有限公司
Abstract: 本发明公开了一种上行带宽估计方法及装置。本发明方案中，对ONU发送的上行数据流量进行统计；通过对相邻两个DBA周期的上行数据流量统计值的变化，设置突变信号并让该突变信号持续一些DBA周期，直到空闲帧连续出现几个DBA周期后才将该突变信号拉为低电平；OLT对ONU所需要的上行带宽进行估计：在跳变信号为高电平期间，分配的上行带宽值对应于某TCONT的最大带宽或零；当上行数据流量没有跳变时，则分配上行数据流量的估算值，该估算值包括上行数据流量统计值和估计的开销之和，这样，本发明提供的NSR-DBA算法在两个DBA周期以后，OLT端就可以响应ONU端上行数据流量的突变；并且在ONU上行数据流量稳定后，也可以保持分配流量的稳定并达到延时性能的最优。
-
公开(公告)号：CN101753431A
公开(公告)日：2010-06-23
申请号：CN200810240485.6
申请日：2008-12-22
Applicant: 中兴通讯股份有限公司
Abstract: 本发明公开了一种上行带宽估计方法及装置。本发明方案中，对ONU发送的上行数据流量进行统计；通过对相邻两个DBA周期的上行数据流量统计值的变化，设置突变信号并让该突变信号持续一些DBA周期，直到空闲帧连续出现几个DBA周期后才将该突变信号拉为低电平；OLT对ONU所需要的上行带宽进行估计：在跳变信号为高电平期间，分配的上行带宽值对应于某TCONT的最大带宽或零；当上行数据流量没有跳变时，则分配上行数据流量的估算值，该估算值包括上行数据流量统计值和估计的开销之和，这样，本发明提供的NSR-DBA算法在两个DBA周期以后，OLT端就可以响应ONU端上行数据流量的突变；并且在ONU上行数据流量稳定后，也可以保持分配流量的稳定并达到延时性能的最优。
-
公开(公告)号：CN101136710A
公开(公告)日：2008-03-05
申请号：CN200610149810.9
申请日：2006-10-25
Applicant: 中兴通讯股份有限公司
Abstract: 本发明公开了一种用于虚级联恢复的数据存储控制方法。设置读写数据和地址缓存器；将恢复前的数据写入写数据缓存器的填充页，将DDR SDRAM的写地址和读地址写入写地址缓存器和读地址缓存器的填充页；如果填充页被写满，则进行读取页和填充页的切换；从写数据缓存器的读取页的当前列中读出所存储的数据，并将数据写入读出的写地址；从读出的读地址读出数据，并将数据写入读数据缓存器的填充页的当前列中；将下一列作为当前列，直至写数据缓存器的读取页被读空并且读数据缓存器的填充页被写满；同时对读写数据和地址缓存器的填充页和读取页进行切换，重复数据读写。本发明实现了使用DDR SDRAM进行虚级联延时补偿中的数据存储控制。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.022 seconds)
