公开(公告)号：CN101471285A

公开(公告)日：2009-07-01

申请号：CN200810184367.8

申请日：2008-12-10

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L21/76816 ,  H01L21/76808

Abstract: 本发明提供一种半导体器件及制造方法，其在最大化半导体器件的集成度同时将线宽减到最小。其中该方法包括在半导体衬底上形成层间绝缘膜，在该层间绝缘膜中形成第一通孔，在所述第一通孔中形成树脂材料，在所述层间绝缘膜中侧向邻近地形成多个第二通孔，在所述多个第二通孔中形成树脂材料，同时形成多个第三通孔和沟槽，所述多个第三通孔在所述层间绝缘膜中形成，该沟槽在空间上位于所述第一通孔空间上方且与其对应，移除形成在所述第一通孔和所述多个第二通孔中的树脂，在所述第一通孔、第二通孔和第三通孔以及沟槽中同时形成金属层。通过双重成像形成适用于双镶嵌工艺的金属层，将光刻中的线宽减到最小且具有最大化半导体器件集成度的效果。

公开(公告)号：CN101131968A

公开(公告)日：2008-02-27

申请号：CN200710141744.5

申请日：2007-08-21

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙

IPC: H01L23/00 ,  H01L23/522 ,  H01L21/00 ,  H01L21/02 ,  H01L21/768

CPC classification number: H01L23/485 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816 ,  H01L23/522 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其制造方法，其可以通过使用材料的氧化特性来使特征尺寸变窄。在一种方法中，使用光刻工艺将多晶硅层形成细微的图形直至关键尺寸。然后，可以氧化形成图形的多晶硅层，从而通过氧化工艺使相邻的多晶硅图形之间的缝隙变窄和使多晶硅图形变窄。变窄的多晶硅图形和/或变窄的相邻的多晶硅图形之间的缝隙可被用于形成多晶硅层下面的衬底(或层)中的通路或沟槽，其具有比关键尺寸窄的宽度。

公开(公告)号：CN101110388A

公开(公告)日：2008-01-23

申请号：CN200710136644.3

申请日：2007-07-18

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙

IPC: H01L21/768

CPC classification number: H01L21/76838 ,  H01L21/0337 ,  H01L21/0338

Abstract: 提供了一种用于制造半导体器件的方法。在该方法中，在半导体衬底上形成具有第一宽度的光刻胶图形，并且使用该光刻胶图形作为掩模蚀刻该半导体衬底，以形成半导体凸起部。在包括该半导体凸起部的半导体衬底的整个表面上形成氧化层。随后，除去该半导体凸起部，以形成被该氧化层包围的沟槽。之后，在该沟槽上实施覆盖蚀刻，以仅仅留下一部分形成于该沟槽周围的氧化层。在包括该部分氧化层的该半导体衬底的整个表面上沉积金属，并且除去该部分氧化层，以形成金属图形。

公开(公告)号：CN101459157B

公开(公告)日：2011-03-30

申请号：CN200810185754.3

申请日：2008-12-10

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙

IPC: H01L23/522

CPC classification number: H01H61/04 ,  H01H2061/006 ,  H01L2924/0002 ,  Y10S977/708 ,  Y10S977/724 ,  Y10S977/732 ,  H01L2924/00

Abstract: 本发明实施例涉及一种半导体器件及其制造方法。根据本发明实施例，半导体器件可以包括与半导体衬底相隔预定间隔的金属膜，在该金属膜中形成有多个刻蚀孔。可以提供底部金属图样和顶部金属图样，其中底部金属图样布置在半导体衬底和金属膜之间的间隔上和/或上方，而顶部金属图样形成在底部金属图样上和/或上方。可以在半导体衬底上和/或上方形成支柱，该支柱可以支撑底部金属图样的下部表面的一侧。可以在半导体衬底上和/或上方形成衬垫，并且可以在底部金属图样和衬垫之间插入与底部金属图样相对应的空气层。根据本发明实施例，可以提供热释电开关晶体管，该热释电开关晶体管使用了具有不同热膨胀系数的双金属。

公开(公告)号：CN101673753A

公开(公告)日：2010-03-17

申请号：CN200910173404.X

申请日：2009-09-10

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙

IPC: H01L27/20 ,  B81B7/02 ,  H01L29/78 ,  H01L21/82 ,  H01L21/822 ,  H01L41/00 ,  H01L21/768 ,  B81C1/00 ,  H01L21/336

CPC classification number: H01L41/332 ,  H01H57/00 ,  H01H2057/006 ,  H01L41/094 ,  H01L41/29 ,  Y10T29/42 ,  Y10T29/49155

Abstract: 本发明公开了一种压电晶体管，其包括诸如半导体衬底之类的衬底。衬底可包括空腔，并且该空腔可被向下蚀刻。压电晶体管可包括以悬臂形式形成在半导体衬底上方的压电材料，并且其可向上和/或向下弹性应变。压电晶体管可包括通过压电效应来电连接至压电材料的金属材料，并且金属布线可对压电材料供应电压。本发明还公开了所述压电晶体管的制造方法。

公开(公告)号：CN100536077C

公开(公告)日：2009-09-02

申请号：CN200710136624.6

申请日：2007-07-18

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙 ,  金载熙

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/823481 ,  H01L21/28123 ,  H01L29/66545 ,  H01L29/66553

Abstract: 本发明提供一种半导体器件的制造方法，其包括以下步骤：通过蚀刻半导体衬底来形成沟槽，用于形成器件隔离区和具有第一宽度的半导体凸起部；在沟槽和半导体凸起部上形成氧化物膜；在氧化物膜上形成绝缘层；通过抛光绝缘层和氧化物膜暴露半导体凸起部的上表面；在半导体凸起部的下部区域形成栅极绝缘层；以及蚀刻衬底上的绝缘层和氧化物膜。本发明能够精细地实现半导体器件的栅极宽度，并减少制造成本以及处理的成本和时间。

公开(公告)号：CN101114588A

公开(公告)日：2008-01-30

申请号：CN200710136624.6

申请日：2007-07-18

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙 ,  金载熙

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/823481 ,  H01L21/28123 ,  H01L29/66545 ,  H01L29/66553

Abstract: 本发明提供一种半导体器件的制造方法，其包括以下步骤：通过蚀刻半导体衬底来形成沟槽，用于形成器件隔离区和具有第一宽度的半导体凸起部；在沟槽和半导体凸起部上形成氧化物膜；在氧化物膜上形成绝缘层；通过抛光绝缘层和氧化物膜暴露半导体凸起部的上表面；在半导体凸起部的下部区域形成栅极绝缘层；以及蚀刻衬底上的绝缘层和氧化物膜。本发明能够精细地实现半导体器件的栅极宽度，并减少制造成本以及处理的成本和时间。

公开(公告)号：CN101471285B

公开(公告)日：2011-07-13

申请号：CN200810184367.8

申请日：2008-12-10

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L21/76816 ,  H01L21/76808

Abstract: 本发明提供一种半导体器件及制造方法，其在最大化半导体器件的集成度同时将线宽减到最小。其中该方法包括在半导体衬底上形成层间绝缘膜，在该层间绝缘膜中形成第一通孔，在所述第一通孔中形成树脂材料，在所述层间绝缘膜中侧向邻近地形成多个第二通孔，在所述多个第二通孔中形成树脂材料，同时形成多个第三通孔和沟槽，所述多个第三通孔在所述层间绝缘膜中形成，该沟槽在空间上位于所述第一通孔空间上方且与其对应，移除形成在所述第一通孔和所述多个第二通孔中的树脂，在所述第一通孔、第二通孔和第三通孔以及沟槽中同时形成金属层。通过双重成像形成适用于双镶嵌工艺的金属层，将光刻中的线宽减到最小且具有最大化半导体器件集成度的效果。

公开(公告)号：CN100543971C

公开(公告)日：2009-09-23

申请号：CN200710141744.5

申请日：2007-08-21

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙

IPC: H01L23/00 ,  H01L23/522 ,  H01L21/00 ,  H01L21/02 ,  H01L21/768

CPC classification number: H01L23/485 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816 ,  H01L23/522 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其制造方法，其可以通过使用材料的氧化特性来使特征尺寸变窄。在一种方法中，使用光刻工艺将多晶硅层形成细微的图形直至关键尺寸。然后，可以氧化形成图形的多晶硅层，从而通过氧化工艺使相邻的多晶硅图形之间的缝隙变窄和使多晶硅图形变窄。变窄的多晶硅图形和/或变窄的相邻的多晶硅图形之间的缝隙可被用于形成多晶硅层下面的衬底(或层)中的通路或沟槽，其具有比关键尺寸窄的宽度。

公开(公告)号：CN100527383C

公开(公告)日：2009-08-12

申请号：CN200710136644.3

申请日：2007-07-18

Applicant: 东部高科股份有限公司

Inventor： 郑恩洙

IPC: H01L21/768

CPC classification number: H01L21/76838 ,  H01L21/0337 ,  H01L21/0338

Abstract: 提供了一种用于制造半导体器件的方法。在该方法中，在半导体衬底上形成具有第一宽度的光刻胶图形，并且使用该光刻胶图形作为掩模蚀刻该半导体衬底，以形成半导体凸起部。在包括该半导体凸起部的半导体衬底的整个表面上形成氧化层。随后，除去该半导体凸起部，以形成被该氧化层包围的沟槽。之后，在该沟槽上实施覆盖蚀刻，以仅仅留下一部分形成于该沟槽周围的氧化层。在包括该部分氧化层的该半导体衬底的整个表面上沉积金属，并且除去该部分氧化层，以形成金属图形。