公开(公告)号：CN115659887B

公开(公告)日：2023-08-29

申请号：CN202211362803.2

申请日：2022-11-02

Applicant: 东南大学

Inventor： 田茜 ,  刘浩忠 ,  闫浩 ,  时龙兴

IPC: G06F30/3315 ,  G06F17/13

Abstract: 本发明提出一种低电压标准逻辑单元门延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性。首先，根据工艺参数，晶体管宽度Wn、晶体管长度L、热电压vt、阈值电压Vth，以及经验参数n、I0、γ、λ，建立亚阈值电压下晶体管的沟道电流模型。其次，基于基尔霍夫电流定律，通过晶体管沟道电流模型建立标准逻辑门单元(反相器、二输入与非门、二输入或非门)输出电压随时间变化的解析式。最后，根据输出电压解析式，计算出标准逻辑单元门的延时。

公开(公告)号：CN115659887A

公开(公告)日：2023-01-31

申请号：CN202211362803.2

申请日：2022-11-02

Applicant: 东南大学

Inventor： 田茜 ,  刘浩忠 ,  闫浩 ,  时龙兴

IPC: G06F30/3315 ,  G06F17/13

Abstract: 本发明提出一种低电压标准逻辑单元门延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性。首先，根据工艺参数，晶体管宽度Wn、晶体管长度L、热电压vt、阈值电压Vth，以及经验参数n、I0、γ、λ，建立亚阈值电压下晶体管的沟道电流模型。其次，基于基尔霍夫电流定律，通过晶体管沟道电流模型建立标准逻辑门单元(反相器、二输入与非门、二输入或非门)输出电压随时间变化的解析式。最后，根据输出电压解析式，计算出标准逻辑单元门的延时。