公开(公告)号：CN113284786A

公开(公告)日：2021-08-20

申请号：CN202110183119.7

申请日：2021-02-10

Applicant: 东京毅力科创株式会社

Inventor： 渡部诚一 ,  成重和树 ,  林欣禾 ,  徐建峰 ,  黄艺豪 ,  梁振康 ,  吕育骏 ,  叶秋华 ,  赵斌 ,  蔡财进 ,  渡边雄仁 ,  河村浩司 ,  小松贤次 ,  金丽 ,  陈伟德 ,  刘达立

IPC: H01J37/32 ,  H01L21/3065

Abstract: 本发明提供能够抑制蚀刻过程中的电弧放电的发生的基片处理方法和基片处理装置。本发明是一种腔室中的基片处理方法，其中，腔室包括：载置基片的载置台；与载置台相对的上部电极；和用于对腔室内供给处理气体的气体供给口，该基片处理方法包含下述a)～d)。a)是对载置台提供基片的工序。b)是对腔室内供给第一处理气体的工序。c)是通过一边对上部电极连续地供给负直流电压，一边连续地供给RF信号，来从第一处理气体生成等离子体的工序。d)是通过一边对上部电极连续地供给负直流电压，一边供给脉冲状的RF信号，来从第一处理气体生成等离子体的工序。c)和d)被交替地反复执行。此外，c)的每1次的期间为30秒以下。

公开(公告)号：CN102655086B

公开(公告)日：2015-07-01

申请号：CN201210053193.8

申请日：2012-03-02

Applicant: 东京毅力科创株式会社

Inventor： 渡部诚一 ,  佐藤学 ,  成重和树 ,  佐藤孝纪 ,  胜沼隆幸

IPC: H01L21/311 ,  H01L21/3213

CPC classification number: H01L21/31116 ,  H01J37/32091 ,  H01J37/32669 ,  H01L21/0206 ,  H01L21/0273 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/32137 ,  H01L21/32139 ,  H01L27/11556 ,  H01L27/11582

Abstract: 本发明提供半导体器件的制造方法和计算机存储介质。本发明提供一种半导体器件的制造方法，其蚀刻基板形成台阶状结构，上述基板具有：多层膜，交替叠层有第一介电常数的第一膜和与第一介电常数不同的第二介电常数的第二膜；和位于多层膜的上层作为蚀刻掩模发挥作用的光致抗蚀剂层，该半导体器件的制造方法，包括：第一工序，以光致抗蚀剂层为掩模，对第一膜进行等离子体蚀刻；第二工序，将光致抗蚀剂层暴露于含氢等离子体；第三工序，修整光致抗蚀剂层；和第四工序：以通过第三工序修整过的光致抗蚀剂层和在第一工序中进行了等离子体蚀刻的第一膜为掩模，蚀刻第二膜，通过反复进行第一工序至第四工序，使多层膜为台阶状结构。

公开(公告)号：CN112349585A

公开(公告)日：2021-02-09

申请号：CN202010781745.1

申请日：2020-08-06

Applicant: 东京毅力科创株式会社

Inventor： 渡部诚一 ,  山田纮己 ,  佐藤学

IPC: H01L21/311 ,  H01L21/67 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578 ,  H01J37/305

Abstract: 一种蚀刻方法，其对高度不同的多个基底层的损伤进行抑制，同时将各基底层上的氧化硅膜蚀刻至不同深度。该蚀刻方法包括准备基板的工序，该基板具有高度不同的第一基底层和第二基底层、形成在第一基底层和第二基底层上的氧化硅膜、以及形成在氧化硅膜上并且具有第一基底层和第二基底层上方的第二开口的掩模；使用第一气体对氧化硅膜进行蚀刻，使第一基底层暴露的工序；使用第二气体使沉积物在第一基底层上沉积，同时对第二基底层上方的氧化硅膜进行蚀刻的工序；以及使用第三气体将沉积在第一基底层上的沉积物去除，同时对第二基底层上方的氧化硅膜进行蚀刻的工序，其中，将使用第二气体进行蚀刻的工序和使用第三气体进行蚀刻的工序重复多次。

公开(公告)号：CN114944333A

公开(公告)日：2022-08-26

申请号：CN202210120965.9

申请日：2022-02-09

Applicant: 东京毅力科创株式会社

Inventor： 渡部诚一 ,  佐藤学 ,  泽田石真之 ,  山田纮己 ,  织茂慎司

IPC: H01L21/311 ,  H01J37/32

Abstract: 本发明提供一种蚀刻方法和等离子体处理装置，能够提高氧化硅膜相对于蚀刻停止层的蚀刻选择比。蚀刻方法包括工序(a)，在工序(a)中，在腔室内准备具有氧化硅膜的基板。基板具备配置在氧化硅膜内的多个蚀刻停止层。氧化硅膜的厚度方向上的多个蚀刻停止层的位置互不相同。多个蚀刻停止层各自包含钨和钼中的至少一方。蚀刻方法还包括：工序(b)，向腔室内供给处理气体，该处理气体包含含有钨和钼中的至少一方的气体、含有碳和氟的气体、以及含氧气体；以及工序(c)，从处理气体生成等离子体来蚀刻氧化硅膜，由此在氧化硅膜形成分别到达多个蚀刻停止层多个凹部。

公开(公告)号：CN102655086A

公开(公告)日：2012-09-05

申请号：CN201210053193.8

申请日：2012-03-02

Applicant: 东京毅力科创株式会社

Inventor： 渡部诚一 ,  佐藤学 ,  成重和树 ,  佐藤孝纪 ,  胜沼隆幸

IPC: H01L21/311 ,  H01L21/3213

CPC classification number: H01L21/31116 ,  H01J37/32091 ,  H01J37/32669 ,  H01L21/0206 ,  H01L21/0273 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/32137 ,  H01L21/32139 ,  H01L27/11556 ,  H01L27/11582

Abstract: 本发明提供半导体器件的制造方法和计算机存储介质。本发明提供一种半导体器件的制造方法，其蚀刻基板形成台阶状结构，上述基板具有：多层膜，交替叠层有第一介电常数的第一膜和与第一介电常数不同的第二介电常数的第二膜；和位于多层膜的上层作为蚀刻掩模发挥作用的光致抗蚀剂层，该半导体器件的制造方法，包括：第一工序，以光致抗蚀剂层为掩模，对第一膜进行等离子体蚀刻；第二工序，将光致抗蚀剂层暴露于含氢等离子体；第三工序，修整光致抗蚀剂层；和第四工序：以通过第三工序修整过的光致抗蚀剂层和在第一工序中进行了等离子体蚀刻的第一膜为掩模，蚀刻第二膜，通过反复进行第一工序至第四工序，使多层膜为台阶状结构。