公开(公告)号：CN105045335A

公开(公告)日：2015-11-11

申请号：CN201510353845.3

申请日：2015-06-23

Applicant: 上海航天测控通信研究所

Inventor： 王豪 ,  刘博 ,  程利甫 ,  张旭光

IPC: G06F1/16

Abstract: 本发明公开了一种内嵌8051IP核的FPGA信息处理系统，包括FPGA芯片、反熔丝PROM芯片、回读刷新ASIC芯片及外设器件，反熔丝PROM芯片设置于FPGA芯片外部，内部存储FPGA芯片的第一配置信息，系统加电后FPGA芯片从反熔丝PROM芯片中加载第一配置信息；回读刷新ASIC芯片设置于FPGA芯片与反熔丝PROM芯片之间，用于周期性读取FPGA芯片内部的第二配置信息，并与反熔丝PROM芯片中第一配置信息作比对，当两者数据不同时，对FPGA芯片的数据进行刷新操作或重新加载；FPGA内部所有功能模块采用三模冗余设计可以提高其可靠性；外设器件连接于FPGA芯片外部，用于对FPGA芯片进行功能性扩展。本发明具有体积小、功耗低、成本低、可靠性高等优点。

公开(公告)号：CN104730395A

公开(公告)日：2015-06-24

申请号：CN201510157385.7

申请日：2015-04-03

Applicant: 上海航天测控通信研究所

Inventor： 顾东梁 ,  李超 ,  王茂森 ,  沈霞宏 ,  张旭光 ,  范宇飞

IPC: G01R31/00

Abstract: 本发明公开了一种基于FPGA的测试系统及方法，调试设备通过通信接口电路发送测试配置数据至测试板，测试板上FPGA的中心控制单元接收测试配置数据进行初始化包括初始化被测器件的控制驱动模块。然后，调试设备通过通信接口电路发送控制指令至测试板，测试板上FPGA的中心控制单元接收控制指令，驱动测试流程包括输出控制信号至被测器件以及接收采集被测器件输出的测试数据。