公开(公告)号：CN108983742A

公开(公告)日：2018-12-11

申请号：CN201711207565.7

申请日：2017-11-27

Applicant: 上海航天测控通信研究所

Inventor： 胡明华 ,  吴海华 ,  刘博 ,  杨培栋 ,  陈克寒 ,  胡晓刚

IPC: G05B23/02

Abstract: 本申请提供了一种评估单体均衡控制测试效率的方法，包括：根据待测单体的代码信息，确定所述待测单体的K个功能分支和所述待测单体的复杂度向量ω；根据K个功能分支，统计待测单体的第一测试用例集的执行计数向量E1，以及第二测试用例集的执行计数向量E2；根据E1和复杂度向量ω确定所述第一测试用例集的测试密度向量DC1，根据E2和复杂度向量ω确定第二测试用例集的测试密度向量DC2；计算第一测试用例集的测试密度向量DC1和第二测试用例集的测试密度向量DC2的相关系数ρ(DC1,DC2)，并根据ρ(DC1,DC2)确定待测单体的均衡控制测试效率。因此，本申请实施例提供了基于协方差的单体均衡控制测试效率评估方法，可以为单体均衡控制的可靠性分析和度量提供依据，测试效率更高。

公开(公告)号：CN105045335A

公开(公告)日：2015-11-11

申请号：CN201510353845.3

申请日：2015-06-23

Applicant: 上海航天测控通信研究所

Inventor： 王豪 ,  刘博 ,  程利甫 ,  张旭光

IPC: G06F1/16

Abstract: 本发明公开了一种内嵌8051IP核的FPGA信息处理系统，包括FPGA芯片、反熔丝PROM芯片、回读刷新ASIC芯片及外设器件，反熔丝PROM芯片设置于FPGA芯片外部，内部存储FPGA芯片的第一配置信息，系统加电后FPGA芯片从反熔丝PROM芯片中加载第一配置信息；回读刷新ASIC芯片设置于FPGA芯片与反熔丝PROM芯片之间，用于周期性读取FPGA芯片内部的第二配置信息，并与反熔丝PROM芯片中第一配置信息作比对，当两者数据不同时，对FPGA芯片的数据进行刷新操作或重新加载；FPGA内部所有功能模块采用三模冗余设计可以提高其可靠性；外设器件连接于FPGA芯片外部，用于对FPGA芯片进行功能性扩展。本发明具有体积小、功耗低、成本低、可靠性高等优点。