-
公开(公告)号：CN105205476B
公开(公告)日：2018-04-17
申请号：CN201510688167.6
申请日：2015-10-21
Applicant: 上海红神信息技术有限公司 , 复旦大学
IPC: G06K9/00
Abstract: 本发明涉及一种基于LBP特征的人脸识别硬件架构，其包括：LBP值计算模块；与所述LBP值计算模块连接的分块统计模块；与所述分块统计模块连接的乒乓缓存结构；以及与所述乒乓缓存结构连接的比较识别模块。本发明在不断接收人脸检测灰度图片的像素数据的同时对各个像素数据进行LBP数值计算，然后在对各个LBP数值进行直方统计的同时将已存储的各张人脸检测灰度图片的特征向量读出，并且在对各张人脸检测灰度图片的特征向量进行不断存储的同时将已存储的各张人脸检测灰度图片的特征向量读出，最后同时将多张人脸检测灰度图片与所有训练图片比较，从而实现人脸识别速度的大幅度提升。
-
公开(公告)号：CN105205476A
公开(公告)日：2015-12-30
申请号：CN201510688167.6
申请日：2015-10-21
Applicant: 上海红神信息技术有限公司 , 复旦大学
IPC: G06K9/00
CPC classification number: G06K9/00268 , G06K9/00281
Abstract: 本发明涉及一种基于LBP特征的人脸识别硬件架构，其包括：LBP值计算模块；与所述LBP值计算模块连接的分块统计模块；与所述分块统计模块连接的乒乓缓存结构；以及与所述乒乓缓存结构连接的比较识别模块。本发明在不断接收人脸检测灰度图片的像素数据的同时对各个像素数据进行LBP数值计算，然后在对各个LBP数值进行直方统计的同时将已存储的各张人脸检测灰度图片的特征向量读出，并且在对各张人脸检测灰度图片的特征向量进行不断存储的同时将已存储的各张人脸检测灰度图片的特征向量读出，最后同时将多张人脸检测灰度图片与所有训练图片比较，从而实现人脸识别速度的大幅度提升。
-
公开(公告)号：CN102799563B
公开(公告)日：2015-08-26
申请号：CN201110138138.4
申请日：2011-05-26
Applicant: 上海红神信息技术有限公司 , 中国人民解放军信息工程大学
Inventor： 邬江兴 , 罗兴国 , 曹伟 , 斯雪明 , 张兴明 , 祝永新 , 庞建民 , 雷咏梅 , 张铮 , 张帆 , 祝卫华 , 刘超 , 李弋 , 陈韬 , 齐宁 , 倪明 , 王伶俐 , 谢光伟 , 魏晓 , 谈满堂
IPC: G06F15/80
Abstract: 本发明公开了一种可重构计算阵列及构建方法，包括：预设个数的单核和互连模块，其中任意一个单核包括：可重构计算模块、可重构存储模块、可重构控制逻辑模块和配置模块，可重构计算模块、可重构存储模块和可重构控制逻辑模块参照某一应用集合所包含的基础算核集的硬件结构构建，预设个数的单核能够支持应用集合所包含的全部基础算核，互连模块参考应用集合内各应用基于基础算核集的硬件实现，对预设个数的单核进行互连。本发明实施例公开的可重构计算阵列实现了直接映射应用算法的硬件结构的目的，提高了应用的处理效率。并且，由于阵列自身的可重构性，使得硬件结构可以灵活的对应各个应用，提高了阵列的灵活性。
-
公开(公告)号：CN102799563A
公开(公告)日：2012-11-28
申请号：CN201110138138.4
申请日：2011-05-26
Applicant: 上海红神信息技术有限公司 , 中国人民解放军信息工程大学
Inventor： 邬江兴 , 罗兴国 , 曹伟 , 斯雪明 , 张兴明 , 祝永新 , 庞建民 , 雷咏梅 , 张铮 , 张帆 , 祝卫华 , 刘超 , 李弋 , 陈韬 , 齐宁 , 倪明 , 王伶俐 , 谢光伟 , 魏晓 , 谈满堂
IPC: G06F15/80
Abstract: 本发明公开了一种可重构计算阵列及构建方法，包括：预设个数的单核和互连模块，其中任意一个单核包括：可重构计算模块、可重构存储模块、可重构控制逻辑模块和配置模块，可重构计算模块、可重构存储模块和可重构控制逻辑模块参照某一应用集合所包含的基础算核集的硬件结构构建，预设个数的单核能够支持应用集合所包含的全部基础算核，互连模块参考应用集合内各应用基于基础算核集的硬件实现，对预设个数的单核进行互连。本发明实施例公开的可重构计算阵列实现了直接映射应用算法的硬件结构的目的，提高了应用的处理效率。并且，由于阵列自身的可重构性，使得硬件结构可以灵活的对应各个应用，提高了阵列的灵活性。
-
公开(公告)号：CN118551709A
公开(公告)日：2024-08-27
申请号：CN202410622078.0
申请日：2024-05-20
Applicant: 复旦大学
IPC: G06F30/347 , G06N7/01 , G06F111/08
Abstract: 本发明属于电子设计自动化技术领域，具体为基于贝叶斯优化的可裁剪可编程查找表硬件结构优化方法。本发明方法包括：设计一种新型的可裁剪可编程查找表结构；根据特定电路基准测试集中频繁使用的函数，对可裁剪可编程查找表的SRAM位配置进行预处理；采用贝叶斯优化技术，最大化给定数量SRAM位的可裁剪可编程查找表所能覆盖的函数范围；基于贝叶斯优化后的SRAM位配置，对可裁剪可编程查找表进行优化后处理，包括结构哈希和相同输入部分的优化裁剪剪。本发明方法可以针对性地裁剪和优化可编程查找表的结构，有效减小硬件面积，降低功耗和延迟，同时最大化可编程查找表的函数覆盖率，优化效果显著。
-
Patent Agency Ranking
公开(公告)号：CN108647773B
公开(公告)日：2021-07-23
申请号：CN201810358443.6
申请日：2018-04-20
Applicant: 复旦大学
IPC: G06N3/04
Abstract: 本发明属于图像处理算法的硬件设计技术领域，具体为一种可重构卷积神经网络的硬件互连架构。本发明的互连架构包括：数据和参数片外缓存模块，用于缓存输入的待处理图片中的像素数据和缓存进行卷积神经网络计算时输入的参数；基础计算单元阵列模块，用于实现卷积神经网络的核心计算；算术逻辑单元计算模块，用于处理所述基础计算单元阵列的计算结果，实现对下采样层、激活函数以及部分和累加。其中，基础计算单元阵列模块按照二维阵列的方式互连，在行方向上，共享输入数据，通过使用不同的参数数据实现并行计算；在列方向上，计算结果逐行传递，作为下一行的输入参与运算。本发明通过结构互连提升数据复用能力的同时，能够降低带宽的需求。
-
公开(公告)号：CN104836636B
公开(公告)日：2019-02-26
申请号：CN201510086524.1
申请日：2015-02-17
IPC: H04L1/00 , H04L12/403
Abstract: 本发明实施例提供一种基于新型CAN帧进行通信的方法、装置及系统。本发明实施例中，通过对原有CAN 2.0帧的数据域进行扩展，使之能够传输更多的数据，同时，还在新帧数据域及校验域中一些固定位置加入固定值，使得CAN 2.0设备能够采样到这些固定值，并完成正确校验，避免发生错误，实现对现有的CAN 2.0设备的兼容。
-
公开(公告)号：CN102184093A
公开(公告)日：2011-09-14
申请号：CN201110158862.3
申请日：2011-06-14
Applicant: 复旦大学
Abstract: 本发明属于FPGA和并行计算阵技术领域，具体为一种多CELL处理器构建的并行计算阵列架构。本发明利用CELL中现有的宽带引擎接口，将多个CELL处理器连接起来形成阵列，通过软件配置实现该阵列内部内存耦合以及与外部的非耦合的I/O传输及负载的平衡。在软件配置方面，首先利用CELL处理器的内存耦合CELL宽带引擎接口BIF协议，让阵列中每个CELL处理器通过IOIF0连接到阵列中其余的CELL处理器；其次通过优化调度算法，将运算负载在阵列中的CELL处理器之间进行调度，实现负载平衡。本发明在多个CELL处理器之间实现并优化线程调度，提高各个CELL处理器的利用率，平衡负载，并尽量减小功耗。
-
公开(公告)号：CN101995546A
公开(公告)日：2011-03-30
申请号：CN201010545055.2
申请日：2010-11-16
Applicant: 复旦大学
IPC: G01R31/317 , G01R31/3183
Abstract: 本发明属于电子技术领域，具体为一种基于边界扫描的可编程逻辑器件自动测试系统与方法。所述测试方法包括芯片配置文件的生成、下载配置FPGA芯片、测试向量的生成和加载，以及测试结果比较等，并构建了相应的测试系统，全部实现自动化。本发明由软件自动生成用户待测项目的测试向量，结合JTAG自动下载测试软件实现对用户电路的硬件功能在线测试。使用脚本化测试环境，使得一系列繁琐的人工测试操作转化为全自动的软件流程，大大提升测试的速度和准确性。
-
公开(公告)号：CN118550542A
公开(公告)日：2024-08-27
申请号：CN202410600989.3
申请日：2024-05-15
Applicant: 复旦大学
Abstract: 本发明属于集成电路设计技术领域，具体为一种面向递归应用的高层次综合方法。本发明方法包括：获取源程序，生成MLIR代码；识别源程序，确定递归应用的类型；根据不同的递归应用类型，确定出递归应用的结构并进行标识，并优化为基于堆栈的可综合架构；将可综合架构进行优化，生成LLVM中间表示；在LLVM IR阶段进行功能验证并生成RTL代码。本发明在LLVM/MLIR框架中处理递归应用，使其变成可综合架构，有效的解决了目前高层次综合中难以综合递归应用的问题，实现了自动化、高效率的在FPGA上加速流程。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.036 seconds)
