公开(公告)号：CN102184093A

公开(公告)日：2011-09-14

申请号：CN201110158862.3

申请日：2011-06-14

Applicant: 复旦大学

Inventor： 周学功 ,  王伶俐 ,  曹伟 ,  叶晓敏

IPC: G06F9/38 ,  G06F9/50 ,  G06F15/16

CPC classification number: Y02D10/22 ,  Y02D10/36

Abstract: 本发明属于FPGA和并行计算阵技术领域，具体为一种多CELL处理器构建的并行计算阵列架构。本发明利用CELL中现有的宽带引擎接口，将多个CELL处理器连接起来形成阵列，通过软件配置实现该阵列内部内存耦合以及与外部的非耦合的I/O传输及负载的平衡。在软件配置方面，首先利用CELL处理器的内存耦合CELL宽带引擎接口BIF协议，让阵列中每个CELL处理器通过IOIF0连接到阵列中其余的CELL处理器；其次通过优化调度算法，将运算负载在阵列中的CELL处理器之间进行调度，实现负载平衡。本发明在多个CELL处理器之间实现并优化线程调度，提高各个CELL处理器的利用率，平衡负载，并尽量减小功耗。

公开(公告)号：CN102214086A

公开(公告)日：2011-10-12

申请号：CN201110165740.7

申请日：2011-06-20

Applicant: 复旦大学

Inventor： 曹伟 ,  王伶俐 ,  王颖 ,  周学功 ,  叶晓敏

IPC: G06F9/38 ,  G06F9/50

Abstract: 本发明属于并行处理器技术领域，具体为一种基于多核处理器的通用并行加速算法。本发明步骤包括：对于大规模、高密度数据计算，首先识别计算过程中的数据相关性，对于数据相关度低或者相互之间没有数据相关性的计算过程，将其分解出来成为独立的计算序列；将这些计算序列分配到多核处理器的各计算核心上执行，在执行过程中调度线程实现负载平衡，并且动态管理内存实现内存对齐；在计算核心运行完计算序列后，将各计算结果片段回收组合成完整的计算结果，实现较高的计算加速比。本发明基于多核处理器，例如GPGPU和CELL处理器等，实现了大规模数据计算并行化、并行线程优化调度、与多核处理器架构相关度小的通用加速运算。