公开(公告)号：CN116761434A

公开(公告)日：2023-09-15

申请号：CN202310662618.3

申请日：2023-06-06

Applicant: 上海大学

Inventor： 任青华 ,  刘鑫 ,  丁泽新 ,  周群辉 ,  刘宇熙 ,  王楠

IPC: H10B53/30

Abstract: 本发明公开一种基于掺杂氮化铝薄膜的1T1C铁电存储器及其制备方法，涉及半导体制造技术领域。所述1T1C铁电存储器包括：氧化物绝缘层、衬底、栅极电极、源极区、漏极区、漏极电极、源极电极、电容底电极、铁电层、电容顶电极、钝化保护层、源极接触点、栅极接触点、漏极接触点、电容底电极接触点和电容顶电极接触点；其中，所述氧化物绝缘层包括第一绝缘区域和第二绝缘区域；本发明能够制备基于Al1‑xXxN的1T1C存储器，提高1T1C铁电存储器的稳定性、可靠性和存储密度。

公开(公告)号：CN118841444A

公开(公告)日：2024-10-25

申请号：CN202410935577.5

申请日：2024-07-12

Applicant: 上海大学

Inventor： 任青华 ,  刘宇熙 ,  刘鑫 ,  丁泽新 ,  张国明 ,  钱青楠 ,  周群辉

IPC: H01L29/778 ,  H01L29/51 ,  H01L21/335

Abstract: 本发明涉及一种铁电薄膜与p‑GaN栅极堆叠的HEMT器件及其制备方法，涉及高电子迁移率晶体管技术领域，所述铁电薄膜与p‑GaN栅极堆叠的HEMT器件包括：衬底、成核层、缓冲层、沟道层、势垒层、源极电极、漏极电极、栅结构、钝化层、第一通孔、第二通孔、第三通孔、源极接触点、漏极接触点和栅极接触点，所述栅结构自下至上分别由所述势垒层上的p‑GaN层、铁电薄膜层和栅极电极堆叠构成；本发明能够制备铁电薄膜与p‑GaN栅极堆叠的HEMT器件，实现增强和耗尽模式的切换，具有非常大的阈值电压调谐范围，且随电压扫扫描范围和脉冲参数的变化具有逆时针滞后，能进一步提高射频性能。

公开(公告)号：CN115889152A

公开(公告)日：2023-04-04

申请号：CN202211278493.6

申请日：2022-10-19

Applicant: 上海大学

Inventor： 任青华 ,  陈俊虹 ,  刘鑫 ,  丁泽新 ,  周群辉 ,  古元冬

IPC: B06B1/06

Abstract: 本发明公开了一种提高柔性PMUT器件性能的结构及其制作方法，包括：压电薄膜结构，粘结层和柔性衬底；压电薄膜结构从上至下依次为：顶电极、压电层、底电极、支撑层和填充层。制作步骤：在刚性PMUT的顶部旋涂保护层并加热固化；将压电薄膜结构与刚性衬底分离，得到压电薄膜结构；对支撑层进行图案化刻蚀，形成通孔；向通孔内填充柔性材料，对支撑层的未刻蚀部分进行柔性材料的旋涂，形成粘结层；将所得结构转移到带有空腔的柔性衬底上；对所得结构进行加热固化；将所得结构浸泡在有机溶液中除去保护层后得到柔性PMUT结构。本发明制作工艺简单，通过柔性材料填充支撑层，增加了PMUT的振动幅值，大幅提升了PMUT器件的性能。

公开(公告)号：CN118693136A

公开(公告)日：2024-09-24

申请号：CN202410795403.3

申请日：2024-06-19

Applicant: 上海大学

Inventor： 任青华 ,  丁泽新 ,  刘鑫 ,  刘宇熙 ,  张国明 ,  钱青楠 ,  周群辉

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/336 ,  H10B51/30

Abstract: 本发明公开了一种基于掺杂氮化铝薄膜的顶栅MFS型堆叠FeFET器件及其制备方法，涉及半导体技术领域。源极区和漏极区嵌在衬底中，两者之间设有隔离区；源极电极设置在源极区的上表面；漏极电极设置在漏极区的上表面；隔离区上设有铁电层、栅极电极，衬底上方生长有钝化保护层，源极电极、铁电层、栅极电极、漏极电极均在钝化保护层内部；钝化保护层内还在三个电极对应的位置分别开设有三个通孔，三个通孔内均填充导电材料，使得三个电极分别与钝化保护层外部表面上的三个接触点连通。本发明增大顶栅MFS型堆叠FeFET器件的存储窗口，提高顶栅MFS型堆叠FeFET器件的读取裕度，有效防止顶栅MFS型堆叠FeFET器件中的随机位翻转以及由噪声和干扰引起的读取错误。

公开(公告)号：CN118658875A

公开(公告)日：2024-09-17

申请号：CN202410795323.8

申请日：2024-06-19

Applicant: 上海大学

Inventor： 任青华 ,  丁泽新 ,  刘鑫 ,  钱青楠 ,  张国明 ,  刘宇熙 ,  周群辉

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/336 ,  H10B51/30

Abstract: 本发明公开了一种基于掺杂氮化铝薄膜的顶栅MFIS型堆叠FeFET器件及其制备方法，涉及半导体技术领域。源极区和漏极区嵌入衬底中，两者之间留有隔离区；隔离区上依次设有介质层、铁电层；还包括三个电极，源极电极设置在源极区的上表面；漏极电极设置在漏极区的上表面；栅极电极设置在铁电层的上表面；在衬底上生长有钝化保护层；钝化保护层内还在三个电极对应的位置开设三个通孔，三个通孔内设有导电材料；三个电极通过导电材料与三个接触点连通。本发明有效抑制了铁电层元素与衬底元素之间的元素扩散，以及降低了衬底注入电荷抵消铁电极化电荷后对存储性能的影响。介质层的插入可以有效降低器件的漏电流，增强器件的耐久性能。

公开(公告)号：CN116828971A

公开(公告)日：2023-09-29

申请号：CN202310662600.3

申请日：2023-06-06

Applicant: 上海大学

Inventor： 任青华 ,  刘鑫 ,  丁泽新 ,  周群辉 ,  刘宇熙 ,  王楠

IPC: H10N70/20 ,  H10N70/00

Abstract: 本发明公开一种基于掺杂氮化铝薄膜的铁电二极管及其制备方法，涉及半导体制造技术领域。所述铁电二极管包括：衬底、氧化物绝缘层、底电极、铁电层、顶电极、通孔和钝化保护层；所述通孔包括第一通孔和第二通孔；在所述衬底上生长有所述氧化物绝缘层；所述氧化物绝缘层上沉积有所述底电极；所述底电极的部分区域上生长有所述铁电层；所述铁电层上沉积有所述顶电极；所述顶电极和所述底电极上生长有所述钝化保护层；所述顶电极通过所述第一通孔引出第一引线；所述底电极通过所述第二通孔引出第二引线；所述铁电层采用Al1‑xXxN薄膜。本发明能够提高铁电二极管的存储密度和读写速度。