公开(公告)号：CN106328654B

公开(公告)日：2019-03-26

申请号：CN201510397765.8

申请日：2015-07-08

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 黄新运 ,  肖磊 ,  沈磊 ,  刘崎 ,  徐烈伟 ,  刘红霞

IPC: H01L27/1157

Abstract: 本发明提供一种半导体器件及其形成方法。所述半导体器件包括，在半导体衬底的鳍部上方形成有且呈堆叠结构的多层沟道结构，沟道结构包括沟道绝缘层和位于沟道绝缘层上的沟道层；在多层沟道结构上方形成有横跨多层沟道结构的多个漏极结构，多个漏极结构与多层沟道层一一对应，且一个漏极结构覆盖一个沟道层的侧壁。半导体器件的结构应用在NAND存储器中，多层沟道结构中一层沟道层用于形成一个存储器单元，具有呈层叠的沟道层结构可在相同的工艺尺寸条件下增加NAND存储器的密度，从而提高半导体器件持续数据密度提升能力，进而解决现有工艺中，为了增加NAND存储器密度而减小器件尺寸，而导致相邻NAND存储器之间性能互相干扰的问题。

公开(公告)号：CN106847819B

公开(公告)日：2019-10-18

申请号：CN201510882991.5

申请日：2015-12-03

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 黄新运 ,  肖磊 ,  刘红霞 ,  徐烈伟 ,  沈磊 ,  刘崎

IPC: H01L27/11524

Abstract: 一种NAND闪存存储单元、NAND闪存及其形成方法。所述NAND闪存存储单元包括：半导体衬底；位于所述半导体衬底上的第一鳍部；所述第一鳍部至少包括从下到上层叠的第一隔离层、第一叠层结构、第二隔离层和第二叠层结构；所述第一叠层结构包括第一源层、第一沟道层和第一漏层；所述第二叠层结构包括第二源层、第二沟道层和第二漏层。所述NAND闪存存储单元具有很好的工艺尺寸持续缩小能力，并且所述NAND闪存存储单元能够从器件结构上解决存储单元读取干扰的问题。同时，所述NAND闪存的形成方法简单，工艺成本降低。

公开(公告)号：CN106328654A

公开(公告)日：2017-01-11

申请号：CN201510397765.8

申请日：2015-07-08

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 黄新运 ,  肖磊 ,  沈磊 ,  刘崎 ,  徐烈伟 ,  刘红霞

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明提供一种半导体器件及其形成方法。所述半导体器件包括，在半导体衬底的鳍部上方形成有且呈堆叠结构的多层沟道结构，沟道结构包括沟道绝缘层和位于沟道绝缘层上的沟道层；在多层沟道结构上方形成有横跨多层沟道结构的多个漏极结构，多个漏极结构与多层沟道层一一对应，且一个漏极结构覆盖一个沟道层的侧壁。半导体器件的结构应用在NAND存储器中，多层沟道结构中一层沟道层用于形成一个存储器单元，具有呈层叠的沟道层结构可在相同的工艺尺寸条件下增加NAND存储器的密度，从而提高半导体器件持续数据密度提升能力，进而解决现有工艺中，为了增加NAND存储器密度而减小器件尺寸，而导致相邻NAND存储器之间性能互相干扰的问题。

公开(公告)号：CN106847819A

公开(公告)日：2017-06-13

申请号：CN201510882991.5

申请日：2015-12-03

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 黄新运 ,  肖磊 ,  刘红霞 ,  徐烈伟 ,  沈磊 ,  刘崎

IPC: H01L27/11524

Abstract: 一种NAND闪存存储单元、NAND闪存及其形成方法。所述NAND闪存存储单元包括：半导体衬底；位于所述半导体衬底上的第一鳍部；所述第一鳍部至少包括从下到上层叠的第一隔离层、第一叠层结构、第二隔离层和第二叠层结构；所述第一叠层结构包括第一源层、第一沟道层和第一漏层；所述第二叠层结构包括第二源层、第二沟道层和第二漏层。所述NAND闪存存储单元具有很好的工艺尺寸持续缩小能力，并且所述NAND闪存存储单元能够从器件结构上解决存储单元读取干扰的问题。同时，所述NAND闪存的形成方法简单，工艺成本降低。