公开(公告)号：CN117976528A

公开(公告)日：2024-05-03

申请号：CN202410083031.1

申请日：2024-01-19

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 孔庆路 ,  魏雪娇 ,  周颖 ,  李秀然

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明提供了一种半导体器件的制备方法，应用于半导体技术领域。由于在本发明提供的半导体器件的制备方法中，其先在基底内形成一内表面上覆盖有第一介质层(屏蔽介质)，且其下部空间填充有第一多晶硅层(屏蔽多晶硅的沟槽)，然后，沿垂直方向去除部分所述第一介质层并暴露出第一高度的第一多晶硅层，之后再利用热氧化工艺‑刻蚀工艺的多次循环执行，沿垂直和水平方向均去除一定量的所述第一高度的第一多晶硅层，以使剩余所暴露出的第一多晶硅层可以在被全部氧化成第一氧化层(栅间氧化层)。

公开(公告)号：CN111785642A

公开(公告)日：2020-10-16

申请号：CN202010872455.8

申请日：2020-08-26

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 刘宇 ,  余长敏 ,  李秀然

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种半导体器件的制造方法，主要包括在半导体衬底上的深沟槽中形成氧化层和源多晶硅层；形成一护层，所述护层覆盖源多晶硅层和氧化层；刻蚀所述护层和所述氧化层以形成栅沟槽；在所述栅沟槽中形成栅氧化层和隔离介质层；在所述栅沟槽中形成栅多晶硅层；去除所述护层和所述氧化层。由于在源多晶硅层形成之后增加了护层，便减小了所述源多晶硅层的顶部和所述氧化层的顶部之间的高度差，进而在后续对栅多晶硅层进行回刻时避免了栅多晶硅层与源多晶硅层的过渡区出现栅多晶硅刻蚀不干净的问题，从而解决了栅极与屏蔽栅短接引起的饱和栅极电流失效的问题。

公开(公告)号：CN106128952A

公开(公告)日：2016-11-16

申请号：CN201610596459.1

申请日：2016-07-27

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 李秀然 ,  刘宇

IPC: H01L21/311 ,  C30B33/08

CPC classification number: H01L21/311 ,  C30B33/08

Abstract: 本发明提供了一种改善晶圆边缘缺陷的方法以及MOS晶体管。改善晶圆边缘缺陷的方法包括：在半导体制造过程中，在晶圆上涂覆用于定义MOS晶体管的有源区的初始第一光刻胶层，初始第一光刻胶层的边缘区域定义了冗余边缘倒角区域；去除初始第一光刻胶层的冗余边缘倒角区域；利用第一光刻胶层，通过光刻与刻蚀工艺定义MOS晶体管的有源区；执行形成阱区以及形成场氧化层的步骤以形成氧化层；在晶圆上涂覆用于定义MOS晶体管的沟槽区域的初始第二光刻胶层，第二光刻胶层的边缘区域定义了冗余边缘倒角区域；去除第二光刻胶层冗余边缘倒角区域，露出冗余边缘倒角区域所覆盖的所述氧化层；利用第二光刻胶层，通过光刻与刻蚀工艺定义MOS晶体管的沟槽区域。

公开(公告)号：CN118231235A

公开(公告)日：2024-06-21

申请号：CN202410372469.1

申请日：2024-03-28

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 孔庆路 ,  周颖 ,  李秀然

IPC: H01L21/28 ,  H01L21/3213 ,  H01L21/3215 ,  H01L21/321 ,  H01L29/423

Abstract: 本发明提供了一种半导体结构及其制造方法，应用于半导体制造技术领域。在本发明中，通过在凹槽的下部空间露出部分屏蔽材料层后，先对该露出的屏蔽材料层进行进一步的回刻去除，以消除沿垂直方向突出的屏蔽栅材料层，之后再对其剩余的屏蔽栅材料层进行离子注入掺杂，达到了增加屏蔽栅材料层的掺杂区域范围，之后再对该凹槽内的膜层进行热氧化工艺，以形成栅间氧化层，且由于进行该热氧化工艺时，被热氧化层氧化物层的屏蔽栅材料层的顶面与位于其两侧的屏蔽栅介质层的顶面高度相差不多，因此，降低了后续氧化形成的作为栅间氧化层的氧化物占据后续形成的控制栅的体积，即降低后续形成的控制栅的阻值，亦即降低屏蔽栅凹槽型器件作为开关的开关损耗。

公开(公告)号：CN113410291B

公开(公告)日：2024-05-03

申请号：CN202110672190.1

申请日：2021-06-17

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 惠亚妮 ,  李秀然 ,  薛华瑞

IPC: H01L29/423 ,  H01L29/40 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种屏蔽栅沟槽功率器件的制造方法，包括：提供一具有外延层的衬底，外延层中形成有若干沟槽，沟槽的侧壁与衬底的表面的角度为87°～93°；执行湿氧氧化工艺形成至少部分第一介质层，覆盖沟槽的内壁；于沟槽中形成屏蔽栅；形成第二介质层及第一栅氧层；形成第二栅氧层，第二栅氧层覆盖第一栅氧层的内壁，且其底部拐角的形状为圆弧形；以及，于沟槽中形成栅极。利用湿氧氧化工艺形成第一介质层，解决了垂直沟槽难以填充的问题，并利用垂直沟槽改善电场分布，提高击穿电压，利用第二栅氧层覆盖第一栅氧层的底部拐角，增大该处的栅氧厚度，改善栅源间漏电，减少损耗，并降低外延层的体电阻及降低其厚度，以降低导通电阻。

公开(公告)号：CN116960153A

公开(公告)日：2023-10-27

申请号：CN202310953450.1

申请日：2023-07-31

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 孔庆路 ,  刘禹杉 ,  周颖 ,  李秀然

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明提供了一种栅间氧化层的形成方法、屏蔽栅沟槽型器件及其形成方法，应用于半导体技术领域。由于本发明所提供的栅间氧化层的形成方法，在形成左右结构的屏蔽栅沟槽型器件中的栅间氧化层的工艺过程中，通过添加一牺牲氧化层和刻蚀工艺的方式，将位于用于形成多晶硅栅的两个顶部沟槽之间的屏蔽栅多晶硅的厚度先沿平行于半导体衬底的方向减薄，然后再将其完全氧化，即全部转化为栅间氧化层，进而较少甚至消除多晶硅栅和屏蔽栅之间的重叠区域，即实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的CGP和降低器件的开关损耗的目的。

公开(公告)号：CN104409342A

公开(公告)日：2015-03-11

申请号：CN201410667912.4

申请日：2014-11-20

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 刘宇 ,  王鹏 ,  李秀然

IPC: H01L21/285 ,  H01L21/28

CPC classification number: H01L21/28506 ,  H01L21/283

Abstract: 本发明提供了一种晶圆正面蒸金方法，包括依次执行的下述步骤：第一步骤，用于在待正面蒸金的晶圆的待正面蒸金表面上形成TiN层；第二步骤，用于将待正面蒸金的晶圆布置在晶圆承载环上，从而从下方露出待正面蒸金表面上的TiN层，并且在待正面蒸金的晶圆顶部盖上防污染盖；第三步骤，用于在待正面蒸金表面上的TiN层上通过蒸发工艺形成正面金属。在本发明的晶圆正面蒸金方法中，在正面金属层形成之前在晶圆上布置一个TiN层，并且利用接地环导出在蒸镀过程中产生的二次电子，防止栅极氧化层中累积电子，从而能够防止晶圆中形成的器件的阈值电压偏移。

公开(公告)号：CN116646238A

公开(公告)日：2023-08-25

申请号：CN202310626311.8

申请日：2023-05-31

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 孔庆路 ,  石强 ,  周颖 ,  李秀然 ,  李协吉 ,  庞士武 ,  董健 ,  袁力

IPC: H01L21/02 ,  H01L29/49 ,  H01L29/423 ,  H01L21/28 ,  B08B3/08

Abstract: 本发明提供了一种多晶硅表面颗粒污染物的去除方法及屏蔽栅沟槽型器件的形成方法。具体的，其针对形成有多晶硅材料层和硬掩膜层的半导体衬底进行CMP化学机械研磨之后，有机颗粒污染物极易选择性的吸附在多晶硅材料层的表面上的问题，通过改善多晶硅表面亲疏水情况，提出了可以将现有的湿法清洗工艺中的HF清洗试剂去除，然后，在利用该改进后的湿法清洗工艺对所述多晶硅材料层和所述硬掩膜层的表面进行清洗，减小所述多晶硅材料层的表面接触角，即增强所述多晶硅材料层的表面亲水性的特性，减小所述多晶硅材料层的表面对成分包含碳和/或氧的有机颗粒污染物的吸附，并最终改善了多晶硅材料层表面的颗粒污染物的污染情况。

公开(公告)号：CN116581023A

公开(公告)日：2023-08-11

申请号：CN202310626316.0

申请日：2023-05-31

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 孔庆路 ,  曹培明 ,  周颖 ,  李秀然

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明提供了一种栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法，应用于半导体技术领域。由于本发明所提供的形成方法，在利用刻蚀工艺形成高度为第一高度的屏蔽栅多晶硅之后，其并没有像现有技术直接进行氧化工艺以形成所述栅间氧化层，而是先将第一高度的屏蔽栅多晶硅的顶部拐角从直角或锐角消减为两边为圆弧状的圆角，然后，在对其进行氧化工艺，以通过消减所述暴露出的所述屏蔽栅多晶硅的顶部拐角的方式，减小后续氧化过程中氧原子(氧气)的扩散距离，进而保证消角后所暴露出的屏蔽栅多晶硅可以完全的被氧化，进而使其全部转化为栅间氧化层，即最终实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的CGP以及降低器件的开关损耗的目的。

公开(公告)号：CN116364537A

公开(公告)日：2023-06-30

申请号：CN202310324116.X

申请日：2023-03-29

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 李秀然 ,  翟盼 ,  王彩虹

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明提供了一种分离栅沟槽MOSFET器件的形成方法，包括：提供衬底，衬底包括位于中心的第一区域和位于边缘的第二区域；在第一区域上形成第一深沟槽，第二区域上形成有第一浅沟槽；在第一深沟槽内形成第一氧化层，第一氧化层覆盖第一深沟槽的侧壁并且形成第二深沟槽，第一浅沟槽内形成有第二氧化层，第二氧化层覆盖第一浅沟槽的侧壁并且形成第二浅沟槽；在第二深沟槽内形成第一多晶硅，第二浅沟槽内形成有第二多晶硅；形成阻挡层覆盖第二区域，去除部分深度的第一氧化层。本发明使用阻挡层覆盖第二区域，在刻蚀部分深度的第一氧化层的时候，不会刻蚀到第二氧化层，所以不会导致第二多晶硅露出，减少了晶边区域的多晶硅剥落的情况。