适用于数字视频编解码的一维离散余弦逆变换模块电路

    公开(公告)号:CN103067718A

    公开(公告)日:2013-04-24

    申请号:CN201310036229.6

    申请日:2013-01-30

    Abstract: 本发明涉及一种适用于数字视频编解码的一维离散余弦逆变换模块电路,包括输入输出接口、模块控制器和多个IDCT单元处理器,所述的输入输出接口包括数据输入接口、数据输出接口、指示信号输入接口和模式信号输入接口,所述的数据输入接口、数据输出接口分别与IDCT单元处理器连接,所述的指示信号输入接口和模式信号输入接口分别与模块控制器连接,所述的模块控制器分别与多个IDCT单元处理器控制连接,所述的多个IDCT单元处理器之间两两连接。与现有技术相比,本发明具有可适用在HEVC视频编解码标准中定义的四种尺寸图像数据块4×4,8×8,16×16,32×32的IDCT运算等优点。

    用于HEVC标准下DCT/IDCT电路的乘法器结构

    公开(公告)号:CN103092559A

    公开(公告)日:2013-05-08

    申请号:CN201310037554.4

    申请日:2013-01-30

    Abstract: 本发明涉及一种用于HEVC标准下DCT/IDCT电路的乘法器结构,包括依次串联连接的预处理运算模块、第一级移位加运算模块和第二级移位加运算模块,所述的预运算单元设有输入数据端口和输入参数端口,所述的第二级移位加运算模块设有运算结果输出端口。与现有技术相比,本发明具有可满足系统功能并具有更小的硬件资源占用和更快的运行周期等优点。

    一种适用于HEVC标准的扩展可变块运动估计电路

    公开(公告)号:CN102932643A

    公开(公告)日:2013-02-13

    申请号:CN201210457226.5

    申请日:2012-11-14

    Abstract: 本发明涉及一种适用于HEVC标准的扩展可变块运动估计电路,用于对系统内存中的图像数据进行压缩,所述的电路包括数据流控制模块、缓存阵列、PE阵列、加法树模块和扩展计算模块,所述的数据流控制模块的输入端与系统内存的图像数据端口连接,输出端依次连接缓存阵列、PE阵列、加法树模块和扩展计算模块。与现有技术相比,本发明具有硬件资源消耗少、计算量小等优点。

    一种DPP-4酶抑制剂及其制备和应用

    公开(公告)号:CN107033149B

    公开(公告)日:2020-01-03

    申请号:CN201710440040.1

    申请日:2017-06-12

    Abstract: 本发明提供了一种新型二肽肽酶‑4(dipepetidyl peptidase 4,DPP‑4)抑制剂及其制备和应用,具体地,本发明公开了两类如式A和式B所示的吡唑并[1,5‑a]嘧啶‑(4H)‑酮和吡唑并[1,5‑a]嘧啶衍生物,及其制备方法和作为DPP‑4抑制剂的用途,其中,各基团的定义如说明书中所述。本发明中的化合物表现出很好的对DPP‑4抑制作用,用于制备治疗糖尿病等疾病的药物组合物。

    用于HEVC标准下DCT/IDCT电路的乘法器结构

    公开(公告)号:CN103092559B

    公开(公告)日:2015-12-02

    申请号:CN201310037554.4

    申请日:2013-01-30

    Abstract: 本发明涉及一种用于HEVC标准下DCT/IDCT电路的乘法器结构,包括依次串联连接的预处理运算模块、第一级移位加运算模块和第二级移位加运算模块,所述的预运算单元设有输入数据端口和输入参数端口,所述的第二级移位加运算模块设有运算结果输出端口。与现有技术相比,本发明具有可满足系统功能并具有更小的硬件资源占用和更快的运行周期等优点。

Patent Agency Ranking