快速锁频和周跳消除的线性区间拓展的方法

    公开(公告)号:CN112953529B

    公开(公告)日:2022-08-19

    申请号:CN201911254886.1

    申请日:2019-12-10

    Abstract: 一种快速锁频和周跳消除的线性区间拓展的方法,将鉴相区间分为多个长度为2π的线性子区间,当相位偏差超过±π,则进行线性拓展,用于线性拓展的鉴频鉴相器和电荷泵输出代表±2π的恒定电流并将鉴相区间转化为与前相反的相位以保证输出电流正确并忽略±2π的相位误差信息以彻底避免周跳产生。本发明能够从根本上避免周跳现象产生。将线性鉴相区间拓展至±16π,同时增加恒定电流源的支路数量进行进一步拓展,而依此拓展线性区间并不会引起亚稳态。

    具有校准电路的可调增益动态放大装置及方法

    公开(公告)号:CN112953536B

    公开(公告)日:2022-05-06

    申请号:CN201911265186.2

    申请日:2019-12-11

    Abstract: 一种具有校准电路的可调增益动态放大装置及方法,包括:校准输入电压电路、动态放大器、数字信号控制的可变负载电容阵列和动态比较器,动态放大器的输入端与校准输入电压电路相连,动态放大器的输出端分别与可变负载电容阵列和动态比较器相连,动态比较器的比较结果信号与可变负载电容阵列相连,校准输入电压电路和动态放大器之间、动态放大器和动态比较器之间以及动态放大器与外置工作电路之间均设有用于切换电路拓扑连接的开关组合。本发明面积更小,功耗更低,校准精度高;校准环路输出信号控制动态放大器负载,实现动态放大器增益校准,解决了传统校准方法无法适用于动态放大器的问题,实现动态放大器的增益在PVT下保持稳定。

    基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器

    公开(公告)号:CN113098497A

    公开(公告)日:2021-07-09

    申请号:CN202110304571.4

    申请日:2021-03-23

    Abstract: 一种基于自适应Kalman滤波器的全数字锁相环低噪声数字鉴相器,包括:基于相位累加器的多段调节全数字锁相环以及设置于多段调节全数字锁相环内的用于降低噪声的自适应Kalman滤波器,其中:自适应Kalman滤波器的输入端分别接收上一周期的DCO控制字及当前周期测量到的DCO输出信号的相位信息,利用量化噪声的估计信息进行滤波,从而得到优化的DCO输出信号的相位信息。本发明针对全数字锁相环各噪声源进行了噪声优化,利用自适应Kalman滤波器对鉴相过程中的TDC的量化噪声及DCO的量化噪声进行优化,从而减小鉴相结果中的噪声成分,进而优化环路的噪声性能。

    毫米波低噪声放大器与移相器组合系统优化方法

    公开(公告)号:CN112464605A

    公开(公告)日:2021-03-09

    申请号:CN202011383550.8

    申请日:2020-12-01

    Abstract: 一种毫米波低噪声放大器与移相器组合系统优化方法,通过设置变压器作为组合系统中的正交耦合器的主体部分,根据工作频率计算正交耦合器所需并联电容以及输出阻抗初始值,优化LNA的变压器反馈部分以使LNA的变压器两线圈等效电感之比的平方根n和耦合系数k1最大化,计算最优噪声情况下MOSFET的跨导,通过调节MOSFET直流偏置点和尺寸使实际跨导达到最优值。本发明针对LNA与PS组合系统和VMPS的缺点,结合RFFE中LNA的电路结构,通过复用QHC实现LNA的宽带噪声匹配,同时生成用于矢量调制的正交信号以实现有源移相,达到节省面积的目的。

    一种本振小数分频器及其数字校准方法和电路

    公开(公告)号:CN108270434A

    公开(公告)日:2018-07-10

    申请号:CN201810045406.X

    申请日:2018-01-17

    Abstract: 本发明提供一种本振小数分频器及其数字校准方法和电路,包括:整数分频电路,波形调整电路,数字逻辑电路、相位对齐电路、降采样电路、数字校准电路及多路信号合并电路;根据输入系统信号频率和所需的分频比对低精度数字时间转换器进行延时粗调,直至满足插入延时小于每相邻两相位的时间差;根据检测模块的输出信号调整调零控制字和调零步长,直至调零步长小于调零步长的最小值,以实现对高精度数字时间转换器的调零处理;然后,运用二分法调节数字控制延时模块,直至步长小于1,完成信号校准。本发明可校准器件不匹配导致的四路相位信号时间差不等而引起的杂散问题;与现有技术相比在数字电路复杂度相同的情况下,简化了模拟电路。

    基于双环路控制数字线性稳压模块的降压变换电路

    公开(公告)号:CN119813766A

    公开(公告)日:2025-04-11

    申请号:CN202411717967.1

    申请日:2024-11-28

    Abstract: 一种基于双环路控制数字线性稳压模块的降压变换电路,包括:一对片外陶瓷电容、处于高侧电压域的混合拓扑架构直流变压模块以及分别与之相连的处于低侧电压域的数字线性稳压模块、输出电压控制环路和辅助控制环路,本发明通过混合拓扑架构的直流变压模块高效率传输能量,并通过数字线性稳压模块调节输出电压,对于负载突变有较快的瞬态响应,同时数字线性稳压模块的使用也提升了系统功率密度。另外,所采用的双环路控制保证数字线性稳压模块工作在低压差情况,提升转换效率。

    融合感知与计算的CMOS图像传感系统的可变像素增益方法

    公开(公告)号:CN114945078B

    公开(公告)日:2024-09-10

    申请号:CN202210652910.2

    申请日:2022-06-08

    Abstract: 一种融合感知与计算的CMOS图像传感系统,包括:像素单元、读出互联单元及A/D转换单元,像素单元感知入射光,将入射光转换为大小与入射光的强度成正比的电流信号,读出互联单元对多个像素单元的输出电流进行求和,A/D转换单元将求和后的电流在电容上进行积分并转换为电压信号后进行A/D转换,得到求和结果的数字化表示,实现感知光信号的求和数字化表示。本发明利用传感器内运算技术、融合感知与计算的低功耗CIS,利用模拟域运算代替数字域运算,在CIS的像素单元中协同进行图像感知及运算,从而实现像素内可变增益及线性度补偿,输出电流信号可直接在传感器内进行加权和;复用斜坡ADC的采样电容进行加权和;通过模拟域运算减少直接读出信号的ADC电路及数据传输电路的开销。

    嵌套式Δ-Σ模数转换系统及方法
    8.
    发明公开

    公开(公告)号:CN116260469A

    公开(公告)日:2023-06-13

    申请号:CN202310266590.1

    申请日:2023-03-17

    Abstract: 一种嵌套式Δ‑Σ模数转换系统及方法,包括:依次相连的模拟滤波器、模拟比较器与第一反馈数模转换器、设置于第一反馈数模转换器前的第二反馈数模转换器和设置于模拟比较器输出端的数字滤波器和MSB量化器,第一反馈数模转换器的输入端与模拟比较器的输出端相连,模拟滤波器、模拟比较器和第一反馈数模转换器构成内部模拟Δ‑Σ环路,第二反馈数模转换器的输入端与MSB量化器的输出端相连,第二反馈数模转换器的输出端与第一反馈数模转换器的输出端以及模拟滤波器的输入端相连,第二反馈数模转换器、内部模拟Δ‑Σ环路、数字滤波器和MSB量化器构成外部混合Δ‑Σ环路。本发明通过嵌套式的外部的数模外部混合Δ‑Σ环路动态调整内部模拟Δ‑Σ环路的信号摆幅,从而可以降低内部模拟Δ‑Σ环路的设计难度,显著提高能效与精度。

    锁相环电路、多锁相环系统及其输出相位同步方法

    公开(公告)号:CN108173545B

    公开(公告)日:2021-08-13

    申请号:CN201810053079.2

    申请日:2018-01-17

    Abstract: 本发明提供一种锁相环电路、多锁相环系统及其输出相位同步方法,包括:对输出信号进行分频的分频器;基于输出信号对分频信号进行采样得到反馈信号,以确保反馈信号的相位与输出信号的相位保持一致的采样器;鉴别采样器输出的反馈信号及述输入晶振信号的相位差产生脉冲信号的鉴频鉴相器;基于脉冲信号产生调谐电压的电荷泵;基于调谐电压调整输出信号频率的压控振荡器。本发明采用采样方法实现反馈信号与锁相环电路输出信号的相位一致,以此使输出信号与输入晶振信号之间的相位一致性大大提高;同时,在多锁相环系统中确保各锁相环电路的输出信号的相位保持一致,提高系统性能。

    数字相位转换器提高输出线性度的方法

    公开(公告)号:CN112994685A

    公开(公告)日:2021-06-18

    申请号:CN201911271911.7

    申请日:2019-12-12

    Abstract: 一种数字相位转换器提高输出线性度的方法,通过在数字相位转换器中相位插值电路中增设N通道滤波器,该N通道滤波器以数字相位转换器中延时锁定环产生的多相位时钟作为控制时钟并采用循环开启的方式调制到目标频率,从而提高数字相位转换器的线性,其中:N为4的整倍数。本发明能够解决相位插值器的线性问题。

Patent Agency Ranking